저주파 전력증폭기 설계(빠르게)
1.
전력 증폭기 스테이지 회로 설계 전력 증폭기가 왜곡 없이
최대 전력으로 출력될 때 출력 전압의 진폭은
충분한 공간을 확보하기 위해
를 사용하여 전력 증폭기의 총 전압 이득을 계산할 수 있으며, 이는 데시벨로 표시됩니다.
전력 증폭기 스테이지 회로는 통합형 전력 증폭기를 직접 사용할 수도 있고 개별 부품으로 구성될 수도 있습니다. 그러나 통합형 전력 증폭기 스테이지를 조정하면 목적을 달성하지 못하는 경우가 많기 때문에 전력 증폭기 회로는 다음과 같이 구성됩니다. 개별 구성요소 트랜지스터가 선택됩니다. 회로 다이어그램은 다음과 같습니다. 여기서
,
는 회로의 매개변수가 완전히 대칭인 경우 회로가 높습니다. ***모드 거부율은 온도 변화로 인한 정적 작동점의 드리프트를 극복할 수 있습니다. 트랜지스터
는 전압 증폭기를 형성하여 최종 전력 증폭기 회로에 구동 전압을 제공합니다. 트랜지스터
,
,
,
는 최종 전력 증폭기 회로를 형성하고 출력 끝은 상보적이고 대칭적인 OCL 회로입니다. . 이 세 단계 사이에는 DC 커플링이 사용되며 DC 네거티브 피드백이 도입됩니다. 전압 이득은 피드백 저항, 즉
에 의해 결정됩니다. 피드백 분기 병렬 커패시터
고주파 자기 여기를 줄일 수 있습니다. (1)
최종 단계 전력 증폭기 회로
이 설계의 기술적 요구 사항: 정격 전력에서 출력 사인파 신호의 비선형 왜곡 계수
3. 효율성
55이므로 최종 전력 증폭기 회로가 클래스 A와 B에서 작동하는 것이 더 좋습니다. 클래스 A 상태에서 작업할 때 비선형 왜곡 계수는 작지만 효율은 낮기 때문에 일반적으로 50 미만입니다. 클래스 B 상태에서 작업하면 효율은 높지만 출력 파형은 교차 왜곡이 발생하기 쉽고 달성할 수 없습니다. 비선형 왜곡 계수
3 요구 사항. 위 그림에서 다이오드
,
,
및 전위차계
는 회로의 작동 상태를 조정하는 데 사용됩니다. 정적일 때 A와 B 사이의 전압이 2.8.V가 되도록 전위차계를 조정하십시오.
,
,
,
의 접합 전압의 합입니다. 트랜지스터가 미세 전도 상태에 있을 때 O점과 접지 사이의 전압은 0V가 되어야 교차 왜곡을 극복할 수 있습니다.
, -
이중 전원 공급 장치를 사용하면 위에서 출력 전압의 진폭이 20V라는 것을 계산할 수 있으며,
20V, 공간을 확보하려면
=24V, -
=-24V를 선택하세요. 전력 출력 트랜지스터
,
고전력 상보형 대칭 전계 효과 트랜지스터 2N3055 및 MT2955 한 쌍을 선택합니다. 특성 주파수
, 소비 전력
20W, 선택
gt; 드라이버 튜브
및
는 또한 특성 주파수
및 전력 손실
500mW를 갖는 한 쌍의 보완 대칭 트랜지스터입니다.
gt;80을 선택하세요. (2)
전압 증폭 회로
전압 증폭 회로는 최종 전력 증폭기에 구동 전압을 제공하며
트랜지스터로 구성됩니다
; 정적 동작 지점은 저항 R4, R8 및 R9에 의해 결정되며 콜렉터 전류는 약 6mA로 간주됩니다. 커패시터
는 고주파수 자체 여기를 방지하기 위한 고주파수 전압 네거티브 피드백 분기입니다. (3)
차동 증폭 회로
차동 증폭 회로는 트랜지스터
와
로 구성됩니다. 차동 증폭기 회로는 주로 회로의 간섭 방지 기능을 향상시키기 위해 전력 증폭기 스테이지의 전면 스테이지로 선택됩니다. 회로의 정적 작동 지점은 저항 R6 및
, R2 및
에 의해 결정됩니다. 차동 쌍 튜브의 컬렉터 전류는 일반적으로 약 1mA입니다.
2． 프리앰프 회로 설계 프리앰프 회로의 주요 기능은 5mV~700mV 입력 신호를 전력 증폭기단에서 요구하는 1.4V 입력 신호로 왜곡 없이 증폭시키는 것입니다. 따라서 두 가지 문제를 해결해야 합니다. 하나는 이 수준의 400배 전압 증폭 및 대역폭 BWgt이며, 다른 하나는 5mV-700mV 범위의 신호가 2V까지만 증폭될 수 있다는 것입니다. 정격 출력 전력 Po
20W 요구 사항을 충족합니다. 전자의 경우, 증폭기의 이득-대역폭 곱이 일정하므로 2단 증폭기를 사용할 수 있습니다. 1단 이득이 감소할수록 대역폭은 증가할 수 있습니다. 후자의 경우, 전력 증폭기 단의 입력 신호를 약 2V로 제어하도록 볼륨 제어 회로 또는 자동 이득 제어 회로를 설계할 수 있습니다. 위의 아이디어를 바탕으로 설계된 프리앰프 회로는 아래 그림과 같습니다. 그중 NE5532는 이중 연산 증폭기 통합 연산 증폭기로 2차 증폭기 회로를 형성하는 데 사용할 수 있습니다. 주요 성능 매개변수는 이득 대역폭 곱 10MHz, 슬루율 9V/
, 최대 모드 거부 비율 100
, 입력 저항 300k
입니다.
프리앰프의 이득을 다음과 같이 설정합니다. 진폭이 5mV~700mV인 입력 신호의 경우
출력 진폭은 100mV~14V입니다.< /p >
. 전원 공급 전압
=24V, -
=-24V를 선택하세요. 두 번째 단계 증폭기의 입력 신호 크기는 볼륨 조절 전위차계에 의해 제어됩니다.
의 이득은 100mV의 입력 신호에 대해 전위차계
에 의해 감쇠되지 않고
에 의해 직접 2V로 증폭된다고 가정합니다. 100mV보다 큰 신호, 그런 다음 볼륨 제어 전위차계를 조정합니다
먼저 감쇠한 다음 증폭하여
증폭된 신호의 진폭도 2V가 되어 정격 출력 전력을 충족합니다. 전력 증폭기 단계
요구 사항. 3. 구형파 발생기 회로 설계
사각파 발생기 회로의 기능: 첫째, 신호 소스에서 출력되는 1000Hz 사인파를 양극과 음극이 대칭인 구형파로 변환하고
p>
=200mV; 둘째, 출력이 정격 전력에 도달하도록 증폭 채널을 통해 구형파 신호를 증폭해야 합니다
. 또한 구형파 파형 형성 매개변수에 대한 요구 사항을 충족해야 합니다.