조립 라인 디자인

파이프라인 처리는 고속 설계에서 일반적인 설계 방법입니다. 특정 설계의 처리 흐름이 여러 단계로 나누어져 전체 데이터 처리가 '단일 흐름'인 경우, 즉 피드백이나 반복 작업이 없고 이전 단계의 출력이 다음 단계의 입력이 되는 경우 , 시스템의 작동 빈도를 향상시키기 위해 파이프라인 설계 방법을 사용하는 것을 고려할 수 있습니다.

조립 라인 설계의 구조도는 위 그림에 나와 있습니다. 기본 구조는 적절하게 분할된 n개의 작동 단계를 하나의 흐름 방향으로 직렬로 연결하는 것입니다. 파이프라인 작업의 가장 큰 특징이자 요구 사항은 각 단계의 데이터 흐름 처리가 시간상 연속적이라는 것입니다. 각 작업 단계를 단순화하고 D 플립플롭(? 레지스터를 사용하여 비트를 만드는 것)을 통과한다고 가정하면 ?) ?이면 파이프라인 동작은 시프트 레지스터 그룹과 유사하며 데이터 흐름은 차례로 ?D 플립플롭을 통과하여 각 단계의 동작을 완료합니다. 파이프라인 설계 타이밍은 아래 그림과 같습니다.

파이프라인 설계의 핵심은 전체 설계 순서를 합리적으로 배치하는 데 있으며, 이를 위해서는 각 작업 단계를 합리적으로 구분해야 합니다. 전면 스테이지의 작동 시간이 후면 스테이지의 작동 시간과 정확히 같으면 디자인이 가장 간단합니다. 앞 단계의 작업 시간이 뒷 단계의 작업 시간보다 길면 앞 단계의 출력을 조정해야 합니다. 데이터가 올바르게 캐시된 경우에만 다음 단계의 작업 시간을 입력 끝으로 가져올 수 있습니다. 앞 단계의 작업 시간이 후속 단계의 작업 시간보다 짧은 경우, 복사 논리를 통해 데이터 흐름을 전환해야 하거나 데이터를 앞 단계에서 저장하고 후처리해야 합니다. 그렇지 않으면 후속 데이터 오버플로가 발생합니다.