CPU 구조

CPU 내부 구조

1. 산술 논리 장치 ALU(Arithmetic Logic Unit)

ALU는 산술 장치의 핵심입니다. 이는 시프트 레지스터와 해당 제어 논리로 보완된 전가산기를 기반으로 하는 회로로, 제어 신호의 작용에 따라 덧셈, 뺄셈, 곱셈, 나눗셈 및 다양한 논리 연산의 네 가지 산술 연산을 완료할 수 있습니다. 방금 언급했듯이 이는 공장의 생산 라인과 동일하며 데이터 컴퓨팅을 담당합니다.

2. 레지스터 세트 RS(Register Set 또는 Registers)

RS는 기본적으로 CPU에 데이터가 임시로 저장되는 장소입니다. 데이터의 경우 CPU가 레지스터에 액세스하는 데 걸리는 시간이 메모리에 액세스하는 데 걸리는 시간보다 짧습니다. 레지스터를 사용하면 CPU가 메모리에 액세스하는 횟수를 줄여 CPU의 작업 속도를 높일 수 있습니다. 그러나 칩 면적과 집적도의 한계로 인해 레지스터 세트의 용량은 그리 클 수 없습니다. 레지스터 그룹은 특수 목적 레지스터와 범용 레지스터로 나눌 수 있습니다. 특수 레지스터의 기능은 고정되어 있으며 해당 데이터가 각각 저장됩니다. 반면에 범용 레지스터는 용도가 다양하고 프로그래머가 지정할 수 있습니다. 범용 레지스터의 수는 마이크로프로세서마다 다릅니다.

3. 컨트롤 유닛(Control Unit)

컨트롤 유닛은 공장의 물류 유통 부서와 마찬가지로 전체 CPU의 명령 및 제어 센터로 구성됩니다. 명령어 레지스터 IR(Instruction Register), 명령어 번역 디코더 ID(Instruction Decoder)와 작동 컨트롤러 OC(Operation Controller)의 세 가지 구성 요소로 구성되며 전체 컴퓨터의 질서 있는 작업을 조정하는 데 매우 중요합니다. 사용자가 미리 프로그래밍한 프로그램에 따라 각 명령어를 메모리에서 순차적으로 꺼내어 명령어 레지스터 IR에 넣은 후, 명령어 디코딩(분석)을 통해 어떤 동작을 수행해야 하는지 결정한 후 그에 따라 컨트롤러 OC를 동작시킨다. 결정된 타이밍에 해당 구성 요소에 마이크로 작동 제어 신호를 보냅니다. 동작 제어기(OC)는 주로 비트 펄스 생성기, 제어 매트릭스, 클럭 펄스 생성기, 리셋 회로, 스타트-스톱 회로 등의 제어 로직을 포함한다.

4. 버스

공장의 여러 부품 간의 통신 채널과 마찬가지로 버스는 실제로 다양한 공공 신호선을 연결하는 전선 그룹입니다. 컴퓨터의 모든 구성 요소가 정보를 전송하는 "고속도로"로 사용됩니다. CPU와 직접 연결된 버스를 로컬 버스라고 합니다. 여기에는 데이터 버스 DB(Data Bus), 주소 버스 AB(Address Bus), 제어 버스 CB(Control Bus)가 포함됩니다. 그중 데이터 버스는 데이터 정보를 전송하는 데 사용되며, 주소 버스는 CPU에서 발행한 주소 정보를 전송하는 데 사용됩니다. 제어 버스는 제어 신호, 타이밍 신호, 상태 정보 등을 전송하는 데 사용됩니다.

CPU 워크플로

CPU는 트랜지스터로 구성되어 데이터 처리와 프로그램 실행의 핵심이다. 정식 명칭은 Central Processor Unit, 즉 중앙 처리 장치이다. . 먼저, CPU의 내부 구조는 제어 장치, 논리 연산 장치, 저장 장치(내부 버스 및 버퍼 포함)의 세 부분으로 나눌 수 있습니다. CPU의 작동 원리는 공장에서 제품을 처리하는 것과 같습니다. 공장에 들어가는 원자재(프로그램 지침)는 자재 유통 부서(제어 장치)에 의해 발송 및 분배된 다음 생산 라인으로 보내집니다(논리적 연산). 단위)로 완제품을 생산(가공단위)한 후 창고(보관단위)에 보관하고 최종적으로 시장에 판매(애플리케이션에서 사용)하기를 기다립니다. 이 과정에서 우리는 제어 장치에서 시작하여 CPU가 정식 작업을 시작한다는 것을 알았습니다. 중간 프로세스는 계산 및 처리를 위한 논리 연산 장치에 의해 수행되고 이를 저장 장치에 넘기는 것은 작업의 끝을 의미합니다.

코어 아키텍처 CPU 내부 구조의 개략도

현재 인텔 마이크로프로세서의 내부 구조는 목적에 따라 다릅니다. "P5" 구조 Pentium, "P6" 구조 Pentium Pro/II/III, "NetBurst" 구조 Pentium 4/D 및 Xeon, "Banias" 구조 Pentium M 및 Core Duo가 포함됩니다.

이 경우 서버와 데스크톱, 노트북 마이크로프로세서의 내부 구조가 다르다. 이러한 상황은 새로운 통합 아키텍처 "Core"가 채택되는 2006년 3분기에 개선될 것입니다. 그 구조도는 아래 그림과 같습니다.

명령줄 수가 3개에서 4개로 늘어났습니다. 이전 듀얼 코어 제품에는 각 코어에 자체 캐시가 장착되어 있었습니다. 코어 구조에는 캐시를 공유하는 두 개의 CPU 코어가 있습니다. 코어가 동일한 주소 공간의 데이터를 사용하면 더 이상 전면 버스를 통해 데이터를 교환할 필요가 없습니다. 또한, 메모리에서 캐시로 데이터를 프리페치하는 기능과 한 클록 사이클에서 128비트 데이터 패킷에 대해 작동하는 SSE 명령이 추가되었습니다. 파이프라인 단계 수는 14개입니다.