DS1302 칩 레지스터

DS1302에는 12개의 레지스터가 있으며 그 중 7개는 달력 및 시계와 관련되어 있습니다. 저장된 데이터 비트는 BCD 코드 형식입니다.

또한 DS1302에는 연도 레지스터도 있습니다. 제어 레지스터, 충전 레지스터, 클럭 버스트 레지스터 및 RAM 관련 레지스터 등 클록 버스트 레지스터는 충전 레지스터를 제외한 모든 레지스터의 내용을 한 번에 순차적으로 읽고 쓸 수 있습니다. DS1302의 RAM과 관련된 레지스터는 두 가지 범주로 나뉩니다. 하나는 단일 RAM 장치, 최대 31개 장치이고 각 장치는 8비트 바이트로 구성되며 해당 명령 제어 워드는 C0H~FDH이고 홀수는 읽기 작업, 짝수는 쓰기 작업입니다. 다른 유형은 버스트 모드의 RAM 레지스터입니다. 이 모드에서는 모든 31바이트 RAM을 한 번에 읽고 쓸 수 있습니다. (읽다).

시스템 알람 타이밍 및 기타 기능을 실현하기 위해 이 디자인은 DS302 실시간 클록 칩을 사용합니다. DS1302는 미국 DALLAS사에서 출시한 RAM을 탑재한 고성능, 저전력 실시간 시계 회로로 연도, 월, 일, 일요일, 시, 분, 초의 시간을 측정할 수 있으며 윤년 보상 기능을 갖추고 있습니다. 동작전압은 2.5V~5.5V이다. CPU와의 동기 통신을 위해 3선 인터페이스가 사용되며 여러 바이트의 클록 신호 또는 RAM 데이터가 버스트 모드에서 한 번에 전송될 수 있습니다. DS1302 내부에는 데이터를 임시로 저장하기 위한 31×8 RAM 레지스터가 있습니다. DS1302는 DS1202의 업그레이드 제품으로, DS1202와 호환되지만 주 전원/백 전원 공급 장치의 듀얼 전원 공급 장치 핀을 추가하고 세류 전류로 백 전원 공급 장치를 충전하는 기능도 제공합니다. 2.1 핀 기능 및 구조 DS1302의 핀 배열은 Vcc1이 백업 전원이고 VCC2가 주 전원입니다. 주 전원 공급 장치가 꺼진 경우에도 시계는 계속해서 작동할 수 있습니다. DS1302는 Vcc1 또는 Vcc2 중 더 큰 값으로 전원이 공급됩니다. Vcc2가 Vcc1+0.2V보다 크면 Vcc2는 DS1302에 전원을 공급합니다. Vcc2가 Vcc1보다 작으면 DS1302는 Vcc1에 의해 전원이 공급됩니다. X1 및 X2는 외부 32.768kHz 수정 발진기에 연결된 발진 소스입니다. RST는 리셋/칩 선택 라인입니다. 모든 데이터 전송은 RST 입력을 하이로 구동하여 시작됩니다. RST 입력에는 두 가지 기능이 있습니다. 첫째, RST는 제어 논리를 켜서 주소/명령 시퀀스가 ​​시프트 레지스터에 공급되도록 하고, 둘째, RST는 단일 바이트 또는 다중 바이트 데이터의 전송을 종료하는 수단을 제공합니다. RST가 높으면 모든 데이터 전송이 초기화되어 DS1302의 작동이 가능해집니다. 전송 중에 RST가 로우 레벨로 설정되면 데이터 전송이 종료되고 I/O 핀이 하이 임피던스 상태가 됩니다. 전원으로 실행할 때 RST는 Vcc ≥ 2.5V가 될 때까지 낮게 유지되어야 합니다. RST는 SCLK가 Low인 경우에만 High로 설정할 수 있습니다. I/O는 직렬 데이터 입출력 단자(양방향)이며 이에 대해서는 뒤에서 자세히 설명합니다. SCLK는 항상 입력입니다.