DDR, DDR2, DDR3, SDRAM 등의 메모리 모양과 본질적인 차이점은 무엇입니까? 질문 감사합니다.

SDRM 과 DDR 비교: DDR 은 SDRAM 을 기반으로 dll (delay-locked loop) 기술을 사용하여 데이터 선택 통신 번호를 제공하여 데이터를 정확하게 찾고 클럭 펄스의 상승 및 하강 에지에서 데이터를 전송할 수 있으므로 DDR SDRAM 이라고 합니다 기존 SDRAM 은 SDR SDRAM (단일 데이터 속도 SDRAM) 이라고도 하며 클럭 펄스가 떨어지는 경우에만 데이터를 전송합니다. 따라서 기존의 SDRAM 에 비해 DRDAM 은 동일한 클럭 주파수 내에서 SDRAM 의 두 배를 수행하는 것과 같습니다. DDR 은 DDR2 에 비해 DDR2 의 가장 큰 개선은 메모리 모듈 속도가 동일한 경우 DDR 메모리의 두 배에 해당하는 대역폭을 제공한다는 것입니다. 이는 주로 장치당 2 개의 DRAM 코어를 효율적으로 사용하여 이루어집니다. 대조적으로 DDR 메모리는 장치당 하나의 DRAM 코어만 사용할 수 있습니다. 기술적으로 DDR2 메모리에는 여전히 하나의 DRAM 코어만 있지만 병렬로 액세스하여 각 액세스에서 두 개의 데이터 대신 네 개의 데이터를 처리할 수 있습니다. DDR2 메모리는 이중 속도로 실행되는 데이터 버퍼와 함께 클록 사이클당 최대 4bit 비트의 데이터를 처리할 수 있으며 기존 DDR 메모리가 처리할 수 있는 2 비트 데이터보다 두 배 높습니다. DDR2 메모리의 또 다른 개선 사항은 기존의 TSOP 방식 대신 FBGA 캡슐화를 사용한다는 점입니다. 그러나 DDR2 메모리는 DDR 과 동일한 DRAM 코어 속도를 사용하지만, DDR2 의 물리적 사양과 DDR 은 호환되지 않으므로 DDR2 메모리와 함께 새 마더보드를 사용해야 합니다. 첫 번째는 커넥터가 다르다는 것입니다. DDR2 의 핀 수는 24 핀, DDR 메모리는 184 핀입니다. 둘째, DDR2 메모리의 VDIMM 전압은 1.8V 이며 DDR 메모리의 2.5V 와는 다릅니다. DDR2 와 DDR3 비교:. 버스트 길이 (BL) DDR3 의 프리페치가 8bit 이므로 버스트 전송 주기 (BL) 도 8 로 고정되어 있습니다. DDR2 및 이전 DDR 아키텍처 시스템의 경우 bl 즉, BL=4 읽기 작업과 BL=4 쓰기 작업으로 BL=8 의 데이터 버스트 전송을 합성합니다. 이 버스트 모드는 A12 주소선으로 제어할 수 있습니다. 또한 모든 버스트 인터럽트 작업은 DDR3 메모리에서 금지되고 지원되지 않으며 보다 유연한 버스트 전송 제어 (예: 4bit 시퀀스 버스트) 로 대체된다는 점도 유의해야 합니다. 2. 주소 지정 타이밍 (Timing) 은 DDR2 가 DDR 에서 전환된 후 지연 주기 수가 증가하는 것처럼 DDR3 의 CL 주기도 DDR2 보다 증가합니다. DDR2 의 CL 범위는 일반적으로 2 ~ 5 사이이고 DDR3 은 5 ~ 11 사이이며 추가 지연 (AL) 설계도 변경됩니다. AL 의 범위는 DDR2 에서 ~ 4 이고 DDR3 에서 AL 에는 , CL-1, CL-2 의 세 가지 옵션이 있습니다. 또한 DDR3 에는 특정 작업 빈도에 따라 달라지는 쓰기 지연 (CWD) 이라는 타이밍 매개변수가 추가되었습니다. 3.DDR3 의 새로운 재설정 (Reset) 기능 재설정은 DDR3 의 새로운 중요한 기능이며 이를 위해 특별히 핀을 준비했습니다. DRAM 업계는 오래전부터 이 기능을 추가해 달라고 요청했지만, 이제 DDR3 에서 드디어 실현되었다. (윌리엄 셰익스피어, DRAM, DRAM, DRAM, DDR3) 이 핀을 사용하면 DDR3 의 초기화 처리가 쉬워집니다. Reset 명령이 유효하면 DDR3 메모리는 모든 작업을 중지하고 최소 활성 상태로 전환하여 전력을 절약합니다. Reset 중에 DDR3 메모리는 내장된 대부분의 기능을 끄고, 모든 데이터 수신 및 송신기가 꺼지고, 모든 내부 프로그램 장치가 재설정되고, DLL (지연 위상 고정 루프) 및 클럭 회로가 작동을 중지하고, 데이터 버스의 움직임을 무시합니다. 이렇게 하면 DDR3 이 전력 절감을 극대화할 수 있습니다. 4.DDR3 의 새로운 ZQ 보정 기능인 ZQ 도 24Ohm 의 저공차 참조 저항을 연결하는 새로운 발입니다. 이 핀은 명령 세트를 통해 ODCE (On-Die Calibration Engine) 를 통해 데이터 출력 드라이브 전도 저항과 ODT 의 끝 저항 값을 자동으로 검증합니다. 시스템이 이 명령을 실행하면 적절한 클럭 주기 (전원 켜기 및 초기화 후 512 개의 클럭 주기, 새로 고침 작업 종료 후 256 개의 클럭 주기, 다른 경우 64 개의 클럭 주기) 를 사용하여 전도 저항과 ODT 저항을 재조정합니다. 5. 참조 전압은 DDR3 시스템에서 메모리 시스템 작동에 매우 중요한 참조 전압 신호 VREF 가 두 개의 신호, 즉 명령 및 주소 신호 서비스인 VREFCA 와 데이터 버스에 서비스되는 VREFDQ 로 나뉩니다. 이를 통해 시스템 데이터 버스의 신호 소음 수준을 효과적으로 높일 수 있습니다. 6. P2P (Point-to-Point) 는 시스템 성능 향상을 위한 중요한 변경이자 DDR3 과 DDR2 의 중요한 차이점입니다. DDR3 시스템에서 메모리 디렉터는 하나의 메모리 채널만 처리하며 이 메모리 채널에는 하나의 슬롯만 있을 수 있으므로 메모리 디렉터와 DDR3 메모리 모듈 사이에는 포인트 투 포인트 (P2P) 관계 (단일 물리적 뱅크 모듈) 또는 포인트 투 포인트 (point-to-tww) 관계가 있습니다 메모리 모듈의 경우 DDR2 클래스와 마찬가지로 표준 DIMM (데스크탑 PC), SO-DIMM/Micro-DIMM (노트북), FB-DIMM2 (서버) 가 있습니다. 여기서 2 세대 FB 는 64 비트 아키텍처용 DDR3 은 주파수와 속도면에서 더 많은 장점을 가지고 있습니다. 또한 DDR3 은 온도 기반 자동 자체 새로 고침, 로컬 자체 새로 고침 등의 기타 기능을 사용하여 전력 소비 측면에서 DDR3 이 훨씬 뛰어나기 때문에 DDR2 메모리를 가장 먼저 환영하는 것처럼 모바일 장치에 먼저 환영을 받을 수 있습니다. CPU 외곽 주파수가 가장 빠른 PC 데스크탑 분야에서도 DDR3 의 미래도 밝습니다. 현재 Intel 은 내년 2 분기에 출시되는 새로운 칩인 베어레이크 (Bear Lake) 가 DDR3 사양을 지원할 것으로 예상하고 있으며, AMD 는 K9 플랫폼에서 DDR2 와 DDR3 사양을 모두 지원할 것으로 예상하고 있습니다.

上篇: 316 소방 호스트 일회용 차폐 오류 방법 下篇: 2023년 뮤직 페스티벌 일정