4인 다수 투표 회로를 예로 들어 회로 설계에 MULTISIM을 적용하는 방법을 논의하는데 종합적인 회로 시뮬레이션 설계에 대한 주제입니다. 감사합니다

네 개의 응답기 회로 중 하나입니다. 설계 작업 및 요구 사항: 4방향 응답기 회로를 설계합니다. 구체적인 요구 사항은 다음과 같습니다. 1. JK 플립플롭을 사용하여 게이트에 응답하는 4방향 회로를 설계합니다. 응답 키를 누르면 신호가 표시되는 각 참가자용 제어 버튼 2개. 3버튼 스위치 심판 ***에는 전원 켜기 재설정 클리어 응답이 있습니다. 4번의 게임 시작 후 첫 번째는 LED 하나에 해당하는 버튼을 누르고 나머지 세 개는 회로의 버튼을 눌러도 작동하지 않습니다. 둘. 전체 블록 다이어그램은 다음과 같습니다:

조합 논리 게이트

플레이어 전구

도어 스위치

이 지점까지 비동기 지우기 조합 논리 회로 JK 트리거, JK 및 터미네이션이 높아서 T 플립플롭을 만들고, 플레이어는 클록 신호 단자에 적용되는 클록 신호를 제어하여 JK 플립플롭을 전환할 수 있으며, JK 플립플롭은 심지어 작은 전구입니다. , 신호 출력이 있을 때 램프가 유효한 대답이 됩니다. 각 JK 플립플롭의 호스트 제어가 비동기적으로 삭제되면 작은 전구가 꺼질 수 있습니다. 추가 오른쪽 게이트 회로, 조명 한 번, 나머지 조명에 대한 이 블록의 클록 신호는 더 이상 켜지지 않습니다. 이 각도에서 스위치를 누르는 첫 번째는 플레이어 플레이어에 해당하며 다른 회로에는 영향을 미치지 않습니다. 버튼 , "게임이 시작된 후 먼저 발광 다이오드에 해당하는 버튼을 누른 다음 다른 두 개의 버튼을 누른 다음 회로의 버튼을 누르면 아무런 효과가 없습니다."라는 규정에 따라. 삼. 장비 및 장비 설명 선택: (1) 선정 장비(표 1) 장비 이름 Multisim 시뮬레이션 시스템의 코드 번호 하강 에지 트리거 JK 플립플롭 74LS112 4 NAND 게이트 74LS03 4 2입력 NOR 게이트 4002BD 1 4입력 전구 프로브 4 저항 R1R4 4 1K VCC 9 5V 전원 공급 장치, 이중 투루 스위치 SPDT 도입 그림 5(b) 장치: (1) JK 플립플롭: (1) 클록 신호가 논리적이지 않은 경우 논리 기능의 기능은 다음과 같이 지정됩니다. 다음 특성표는 트리거 방식에 관계없이 JK 플립플롭이라고 합니다. 특성식(표 2) 2. JK 트리거: 3. JK 트리거 상태 천이도: 4 마스터-슬레이브 RS 플립플롭을 해결한 R인 마스터-슬레이브 JK 플립플롭은 다음과 같은 독특한 설계 문제와 제약을 가지고 있다. 그림 (a)에 표시된 마스터-슬레이브 JK 플립플롭의 논리도, 백 ​​게이트 RS 메인의 매개변수를 기반으로 하는 슬레이브 플립플롭에서 Q의 입력은 백도어로 연결됩니다... 입력을 받습니다. 원래의 S는 J가 되고, R은 K가 된다. 마스터-슬레이브 회로 구조는 그대로 유지되고, 입력 신호는 J와 K로 향하므로 마스터-슬레이브 JK 플립플롭이라 부른다. (A) (B) (C) (1) 논리도 (2) 사용된 기호 (3) 국가 표준 기호 다이어그램 (b)는 사람들이 사용하는 논리 기호로, CP 끝에 있는 작은 원만 CP Q 측의 하강 에지 및..이 상태를 변경할 때 트리거됩니다. 지연은 그림 (a)의 JK 플립플롭에 입력된 메인 클럭 펄스의 입력 신호로 인해 JK 플립플롭의 입력 신호 수신 시간의 상승 에지 때문이지만, CP의 하강 에지인 경우, Q 터미널 및 도착... 측은 상태를 변경합니다. 5 JK 플립플롭의 작동 원리: 다음 네 가지 상황은 마스터-슬레이브 JK 플립플롭의 논리 기능을 분석하는 데 사용됩니다. (1) J = L, 이전 클럭 펄스(CP = 0)에 의해 트리거된 초기 상태, K = l은 0으로 설정됩니다. 그러면 R = K = 0, S = J = 1의 메인 트리거가 발생하고, 클록 펄스(CP = L)가 도착한 후 메인 플립플롭이 상태로 전환됩니다. 다음 홉의 CP가 0이 되면 마스터 플립플롭 상태는 슬레이브 플립플롭 R=0, S=1과 변함없이 그대로 유지되며, 이 역시 상태로 변환된다. 대신 플립플롭 1의 초기 상태를 설정합니다. 동일한 분석을 얻을 수 있으며, 마스터-슬레이브 플립플롭은 0 상태로 전환됩니다. JK 플립플롭은 J=1, K=1일 때 위쪽 플립플롭으로부터 하나의 클럭 펄스를 받아 =, 카운팅 기능을 갖고 있음을 알 수 있다. (2) J=0이고 K=0일 때 플립플롭은 0으로 설정된다. 초기 상태에서 CP=1일 때 R=0의 메인 플립플롭이다. S=0일 때 그대로 유지된다. 변하지 않은. 슬레이브 플립플롭 R = 1, S = 0이기 때문에 CP가 점프하면 출력은 0 상태입니다. 즉, 플립플롭은 0 상태로 유지됩니다. 초기 상태가 1이면 트리거는 동일한 상태를 유지합니다. (3) j=1이고 K=0일 때의 플립플롭은 초기 상태 0으로 재설정된다. CP=상승일 때 메인 플립플롭은 R=0, S=1이므로 상태로 반전시킨다. CP가 점프하면 R 플립플롭 = 0이므로 S = 1이 됩니다. 상태가 되기도 합니다. 플립플롭의 초기 상태가 1인 경우 CP = 1일 때 R = 0, S = 0이므로 1차 트리거가 발생하고 플립플롭 R에서 더 낮은 CP에서 오후 12시로 점프하여 원래 상태를 유지합니다. = 0, S = 1, 상태가 유지됩니다. (4) J = 0, K = 1로 설정된 플립플롭의 초기 상태는 상태이다. CP=1일 때 R=1인 메인 플립플롭으로 인해 S=0일 때 0상태로 반전된다. 플립플롭의 다음 CP 점프도 0 상태로 변경됩니다.

플립플롭의 초기 상태가 CP = 1일 때 상태 0인 경우, R = 0이 1차 트리거이므로 S = 0이므로 원래 상태를 변경하지 않고 유지하고 다음 홉의 CP는 오후 12시입니다. R = 1, S = 0, 플립플롭의 0 상태가 유지됩니다. 6.JK 트리거 동작 기능: 2단계 동작을 뒤집는 트리거. 첫째, 클록 CLK = 1일 때 메인 트리거 신호 입력 단자 JK는 반대 상태로 설정되고 플립플롭에서 이동하지 않습니다. 두 번째 단계는 CLK가 메인 트리거의 하강 에지에서 올 때입니다. 플립플롭은 상태에 따라 뒤집힙니다. 따라서 Q를 변경하면 Q' 단자의 상태가 CLK의 하강 에지에 나타납니다. (CLK가 로우가 되고 신호가 유효하면 CLK의 상승 에지에서 Q와 Q'의 상태가 발생합니다.) 메인 플립플롭 자체가 레벨 트리거 SR 플립플롭이므로 전체 시간 CLK = 1, 입력은 동작을 제어하는 ​​기본 트리거 신호에서 나옵니다. 이러한 두 동작의 특성으로 인해 마스터-슬레이브 플립플롭을 사용하면 이러한 상황이 자주 발생합니다. 즉, CLK = 1 동안 입력 신호가 변경된 후 CLK의 하강 에지가 그렇지 않은 상태에서 도달할 때입니다. 입력 신호의 상태에 따라 결정된 순간이 반드시 트리거되는 것은 아니지만 입력 신호의 전체 프로세스 동안 변경되어야 하며 CLK = 1이 트리거되면 다음 상태가 결정될 수 있습니다. 7. JK 플립플롭을 사용할 때 참고: 낮은 입력 CLK = 1만 이 상태의 모든 조건이 변경되지 않고 유지되며 CLK 입력 시간에 의해 결정된 하위 상태의 상태는 확실히 하강 에지 트리거 범위를 벗어납니다. . 그렇지 않으면 CLK의 하강 에지가 다음 상태 트리거에 도달하는 시점을 결정하기 위해 입력 CLK = 1의 상태에서 전체 변경 프로세스를 고려해야 합니다. 8 이 설계로 인해 동료의 JK 플립플롭은 양쪽 끝이 너무 높아서 T 플립플롭이 됩니다. 플립플롭은 다음과 같이 해석됩니다. T: 어떤 경우에는 트리거하는 데 이러한 논리 기능이 필요합니다. 제어 신호 T = 1일 때 각 클록 신호와 그 상태는 한 번 뒤집히고 t일 때 클록 신호는 상태 = 0에 도달하고 변경되지 않습니다. 이 논리 기능을 T 플립플롭이라고 합니다. (표 III) TQQ * 0 0 0 0 1 1 1 0 1 1 1 0 9.JK는 아래 그림에서 T 플립플롭의 플립플롭을 비교합니다. (표 4) (2부) 74LS03 NAND 게이트: 다음과 같습니다. 특성 74LS00D 4 2입력 NAND 게이트 74LS03 내부 구조 74LS03D 단자 기호: 1A - 4A.1B--4B 입력 단자 1Y - 74LS03 논리도의 4Y 출력 (3) 4002BD 4입력 NOR 게이트에는 두 개의 입력이 있습니다. 예: 논리 회로 AND 논리 함수는 국제 기호 NOR 게이트입니다. 입력이 모두 0이면 출력은 1이고, 입력이 하나인 경우 출력은 0입니다. NOR 게이트의 진리표가 표에 표시됩니다. (표 V) NOR 논리 게이트의 기능은 논리식을 통해 설명됩니다. 4개의 기능 모듈 회로는 3개의 모듈로 나눌 수 있습니다: Ⅰ, 트리거 회로 Ⅱ, 비동기 클리어 회로 Ⅲ, 다음 게이트, I는 각각 회로 설명 각 기능 및 효과: Ⅰ. 트리거 회로: 이 회로는 플레이어가 버튼을 누르면 왼쪽 핀이 하이 레벨 NAND 게이트에 연결되고 클럭 신호가 변환되어 트리거됩니다. 회로 블록 다이어그램 2 후에 비동기 회로는 플레이어가 0이라고 대답할 때 이전 상태가 높을 때 클록 신호의 하강 에지가 JK 플립플롭에 도달하고 JK 플립플롭이 트리거됩니다. 전구는 아래의 특정 회로에서 스위치를 낮은 레벨에 연결한 다음 CLK의 낮은 레벨에 연결하여 각 플립플롭이 비동기적으로 지워지도록 할 수 있습니다. 램프가 꺼지면 제어 회로가 제어됩니다. 호스트에 의해 호스트 스위치가 켜져 있을 때 호스트 기능을 수행합니다. 더 높은 수준에서 JK 플립플롭은 다음 번에 대한 응답을 준비하기 위해 작동합니다. 특정 회로는 다음과 같습니다. 비동기 클리어 회로도 III, 게이트 : NOR 게이트는 올바른 핀을 사용하여 NOR 게이트로 제어할 수 있습니다. Answer 이후에 플레이어가 있을 때 NOR 게이트가 로우 레벨이 되면 NAND 게이트로 루프백되는 방법이 있습니다. NAND 게이트의 출력이 낮아서 JK 플립플롭을 차단합니다. 그래서 다른 플레이어들은 그것이 유효하지 않다고 대답했습니다. 구체적인 회로는 다음과 같습니다: 5도어 회로도, 설계 회로도는 다음과 같습니다: (1) 4인 응답 회로, 구체적인 작업은 다음과 같습니다. 회로가 작동할 준비가 되어 있고, 4개의 스위치 J1J3이 왼쪽에 배치되고, NAND 게이트가 왼쪽의 핀과 접촉하지 않고, 호스트가 정확합니다. 높은 액체 레벨 스위치 J5가 제자리에 있고 이때 표시등이 꺼집니다. 명령이 응답되면 여기에서 버튼을 누른 4명 중 먼저 버튼을 누른 플레이어가 1번 버튼을 먼저 누르고 그 순간 다른 플레이어가 버튼을 누르지 않는다고 가정합니다. J1은 오른쪽으로 전환합니다. NAND 게이트가 하이일 때 NAND 게이트가 로우 레벨로 뒤집히면 하강 에지에 도달할 때 JK 플립플롭의 클럭 신호가 로우가 되므로 핀이 없는 쪽을 연결한 닫힌 도어의 출력 신호는 다음과 같습니다. JK 플립플롭 1번이 하이가 되어 첫 번째 플레이어가 됩니다. 전구가 켜집니다. 동시에 JK 플립플롭은 NOR 게이트에 하이 레벨을 출력하고 NOR 게이트를 통해 로우로 전환한 다음 두 번째, 세 번째 및 네 번째 플레이어 NAND 게이트를 오른쪽 핀으로 되돌립니다. 두 번째, 세 번째 버튼이 4번째 위치에 있더라도 마찬가지입니다. 오른쪽 플레이어는 왼쪽 핀이 하이이고 오른쪽 핀이 로우이므로 NAND 게이트를 통과하여 여전히 로우이고 NAND 게이트에 의해 하이로 반전되므로 세 번째 JK의 두 번째 쌍의 클록 신호 CLK 네 번째 플립플롭은 여전히 ​​높기 때문에 드롭이 아직 도착하지 않았으므로 JK 플립플롭은 플립되지 않으므로 출력이 여전히 낮으므로 두 번째와 세 번째 4-no 전구는 요구 사항을 충족하지 않습니다. 제목.

성공적으로 대답한 첫 번째 플레이어로서 우위를 보여주고, 두 번째, 세 번째, 네 번째 플레이어는 성공적으로 대답하지 못했습니다. 라운드 응답이 끝난 후 호스트는 비동기식 클리어 로우로 전환한 다음 JK 플립플롭이 0으로 설정되어 작은 전구가 꺼지고 호스트는 다음 응답을 위해 J5 하이로 다시 전환할 수 있습니다. 둥근. (2) Multisim 시뮬레이션: ① 플레이어가 예시를 잡으면 시뮬레이션 다이어그램은 다음과 같습니다. 그림 1, 플레이어가 먼저 버튼을 누르고 나머지 234명의 플레이어가 나중에 버튼을 누르더라도 전구가 켜집니다. 제목 요구 사항에 표시된 것처럼 여전히 꺼져 있습니다. ② 이후 호스트는 비동기적으로 지워집니다. 시뮬레이션 결과는 다음과 같습니다. 호스트가 종료되고 0으로 재설정되면 스위치 5가 모든 전구를 끄고 다시 왼쪽으로 전환한 후 플레이어는 질문에 답할 수 있습니다. 다음 라운드에서는 질문의 요구 사항을 충족해야 합니다.