SPICE 모델이란 무엇인가요?

SPICE(집적 회로를 강조한 시뮬레이션 프로그램). I/O 스위칭 주파수가 증가하고 전압 레벨이 감소함에 따라 I/O의 정확한 아날로그 시뮬레이션이 현대 고속 디지털 시스템 설계의 중요한 부분이 되었습니다. I/O 버퍼, 터미널 및 보드 트레이스를 정확하게 시뮬레이션함으로써 새로운 설계의 출시 시간을 대폭 단축할 수 있습니다. 설계 초기에 이와 관련된 신호 무결성 문제를 식별함으로써 보드 고정 지점 수를 줄일 수 있습니다. 전통적으로 SPICE 분석은 IC 설계 등 높은 정확도가 요구되는 분야에서 사용되었습니다. 그러나 PCB 및 시스템 규모에서 SPICE 접근 방식은 사용자와 장치 공급업체 모두에게 몇 가지 단점이 있습니다. SPICE 시뮬레이션은 트랜지스터 수준에서 회로를 시뮬레이션하기 때문에 회로 및 프로세스 매개변수에 대한 자세한 정보를 포함합니다. 대부분의 IC 공급업체는 이러한 유형의 정보를 독점적인 것으로 간주하고 모델 공개를 거부합니다. SPICE 시뮬레이션은 정확하지만 과도 시뮬레이션 분석(신호 무결성 성능을 평가할 때 일반적으로 사용됨)의 경우 시뮬레이션 속도가 특히 느립니다. 또한 모든 SPICE 시뮬레이터가 완벽하게 호환되는 것은 아닙니다. 기본 시뮬레이터 옵션은 SPICE 시뮬레이터마다 다를 수 있습니다. 매우 강력한 옵션 중 일부는 정밀도, 수렴 및 알고리즘 유형을 제어하므로 옵션이 일관되지 않으면 서로 다른 시뮬레이터의 시뮬레이션 결과 간 상관 관계가 좋지 않을 수 있습니다. 마지막으로 SPICE의 변형이 있기 때문에 종종 모델이 시뮬레이터 간에 항상 호환되는 것은 아니며 특정 시뮬레이터에 대해 필터링해야 합니다. SPICE 모델은 다양한 상황에서 구성 요소의 전기적 동작을 수학적으로 예측할 수 있는 SPICE 시뮬레이터에서 사용되는 회로 장치에 대한 텍스트 기반 설명입니다. SPICE 모델은 저항기와 같은 수동 구성 요소에 대한 가장 간단한 한 줄 설명부터 수백 개의 라인을 사용하는 매우 복잡한 하위 회로까지 다양합니다. SPICE 모델을 pSPICE 모델과 혼동해서는 안 됩니다. pSPICE는 OrCAD에서 제공하는 전용 회로 시뮬레이터입니다. 일부 pSPICE 모델은 SPICE와 호환되지만 완전한 호환성이 보장되지는 않습니다. SPICE는 가장 널리 사용되는 회로 시뮬레이터이자 개방형 표준입니다. 전자기 간섭에는 전도 간섭과 방사 간섭의 두 가지 유형이 있습니다. 전도성 간섭은 전도성 매체를 통해 한 전기 네트워크의 신호가 다른 전기 네트워크에 결합(간섭)되는 것을 의미합니다. 방사 간섭은 간섭 소스가 공간을 통해 신호를 다른 전기 네트워크에 결합(간섭)하는 것을 의미합니다. 고속 PCB 및 시스템 설계에 있어서 고주파 신호선, 집적회로 핀, 각종 커넥터 등은 안테나 특성에 따른 방사 간섭의 원인이 될 수 있으며, 이는 전자기파를 방출하고 시스템 내의 다른 시스템 또는 기타 하위 시스템에 영향을 미칠 수 있습니다. 정상적으로 작동합니다. 1970년대 중반 전자 시스템 소음 감소 기술이 등장한 이후, 주로 1990년 미국 연방 통신 위원회와 1992년 유럽 연합에서 제안한 상업용 디지털 제품에 대한 관련 규정으로 인해 이러한 규정은 다양한 회사에서 제품은 엄격한 자화 계수를 충족합니다. 이러한 규정을 준수하는 제품을 전자파 적합성 EMC(전자파 적합성)라고 합니다. 신호 무결성은 신호 라인의 신호 품질을 나타냅니다. 신호 무결성이 좋은 신호는 필요할 때 필요한 전압 레벨을 갖는다는 것을 의미합니다. 불량한 신호 무결성은 단일 요소로 인해 발생하는 것이 아니라 보드 수준 설계의 여러 요소가 결합되어 발생합니다. 주요 신호 무결성 문제에는 반사, 진동, 접지 바운스, 누화 등이 포함됩니다. 반사는 전송선의 에코입니다. 신호전력(전압, 전류)의 일부가 선로로 전달되어 부하에 도달하지만 일부는 반사됩니다. 소스와 부하의 임피던스가 동일하면 반사가 발생하지 않습니다. 소스와 부하 사이의 임피던스 불일치로 인해 라인에 반사가 발생하고 부하에서는 전압의 일부를 소스로 다시 반사합니다. 부하 임피던스가 소스 임피던스보다 작으면 반사 전압은 음이 되고, 부하 임피던스가 소스 임피던스보다 크면 반사 전압은 양이 됩니다. 케이블 연결 구조의 변화, 잘못된 와이어 종단 처리, 커넥터를 통한 전송, 전원 플레인 불연속 등으로 인해 이러한 반사가 발생할 수 있습니다. 누화는 두 신호 라인 사이의 결합으로, 신호 라인 사이의 상호 인덕턴스와 상호 정전 용량으로 인해 라인에 노이즈가 발생합니다. 용량성 결합은 결합 전류를 유도하는 반면, 유도 결합은 결합 전압을 유도합니다.

PCB 보드 레이어 매개변수, 신호 라인 간격, 구동단과 수신단의 전기적 특성, 라인 종단 방법은 모두 누화에 일정한 영향을 미칩니다. 오버슈트는 첫 번째 피크 또는 최저점이 설정 전압(상승 에지의 최고 전압, 하강 에지의 최저 전압)을 초과하는 경우입니다. 언더슛은 다음 저점 또는 최고점입니다. 과도한 오버슈트는 보호 다이오드가 작동하여 조기 고장을 일으킬 수 있습니다. 과도한 언더슈트는 가짜 시계 또는 데이터 오류를 일으킬 수 있습니다. 진동 현상은 오버슈트와 언더슈트가 반복되는 현상입니다. 신호의 발진 및 서라운드 발진은 라인의 과도한 인덕턴스 및 커패시턴스로 인해 발생합니다. 발진은 과소 감쇠 상태이고 서라운드 발진은 과다 감쇠 상태입니다. 신호 무결성 문제는 일반적으로 클럭과 같은 주기적인 신호에서 발생합니다. 반사와 같은 진동 및 서라운드 진동도 적절한 종료를 통해 줄일 수 있지만 완전히 제거할 수는 없습니다. 회로에 큰 전류 서지가 있으면 접지면 바운스 노이즈(접지 바운스라고 함)가 발생합니다. 예를 들어 많은 수의 칩 출력이 동시에 켜지면 큰 과도 전류가 발생합니다. 칩과 보드의 전원 평면을 통해 흐르게 되며, 칩 패키지와 전원 평면의 인덕턴스 및 저항은 전원 공급 장치 노이즈를 유발하여 실제 접지 평면(0V)에 전압 변동 및 변화를 생성합니다. 다른 구성 요소의 동작에 영향을 미칩니다. 부하 커패시턴스의 증가, 부하 저항의 감소, 접지 인덕턴스의 증가 및 스위칭 장치 수의 증가는 모두 접지 바운스의 증가로 이어집니다. 예를 들어 접지면(전원 공급 장치 및 접지 포함) 분할로 인해 접지층은 디지털 접지, 아날로그 접지, 차폐 접지 등으로 구분되며, 디지털 신호가 아날로그 접지 영역에 도달하면 접지 평면이 반환됩니다. 소음이 발생됩니다. 전원층은 2.5V, 3.3V, 5V 등으로 나눌 수도 있습니다. 따라서 다중 전압 PCB 설계에서는 접지면의 바운스 노이즈 및 리플로우 노이즈에 특별한 주의가 필요합니다. 시간 영역은 시간에 따라 전압이나 전류가 변화하는 과정으로 오실로스코프로 관찰할 수 있습니다. 이는 일반적으로 핀 간 지연, 스큐, 오버슈트, 언더슈트 및 정착 시간을 찾는 데 사용됩니다. 주파수 영역은 주파수에 따라 전압이나 전류가 변화하는 과정을 스펙트럼 분석기로 관찰할 수 있습니다. 이는 파형과 FCC 및 기타 EMI 제어 한계를 비교하는 데 자주 사용됩니다. 임피던스는 전송선의 입력 전류에 대한 입력 전압의 비율입니다(Z0=V/I). 소스가 라인에 신호를 보내면 2*TD까지 신호가 구동되지 않습니다. 여기서 TD는 라인의 지연이고 소스는 신호의 변화를 볼 수 없습니다. 정착 시간은 발진 신호가 지정된 최종 값으로 안정화되는 데 필요한 시간입니다. 핀투핀 지연은 드라이버 측 상태 변경과 수신기 측 상태 변경 사이의 시간입니다. 이러한 변화는 일반적으로 지정된 전압의 50%에서 발생합니다. 출력이 지정된 임계값(임계값)을 처음 교차할 때 최대 지연이 발생합니다. 이 모든 것이 측정됩니다. 상태. 신호 왜곡은 동일한 네트워크의 서로 다른 수신기에 도착하는 시간 차이입니다. 스큐는 또한 로직 게이트에 클럭 및 데이터 도착 타이밍을 오프셋하는 데 사용됩니다. 슬루율은 에지 기울기(시간에 따른 신호 전압의 변화율)입니다. I/O(예: PCI)의 기술 사양에는 상태가 두 전압 사이에 있다고 명시되어 있습니다. 이는 측정할 수 있는 슬루율입니다. 현재 클럭 사이클 중에는 전환되지 않습니다. "고착된" 회선 또는 정적 회선이라고도 합니다. 누화로 인해 정적 라인이 클록 주기 내에서 전환될 수 있습니다. 잘못된 클럭은 클럭이 임계값을 초과하고 의도치 않게 상태가 변경되는 경우입니다(때때로 VIL 또는 VIH 사이). 일반적으로 과도한 언더슈트 또는 누화로 인해 발생합니다.