전가산기, 전감산기, 반가산기, 반감산기란 무엇인가요?

1. 전가산기(full-adder)의 영어 이름은 게이트 회로를 사용하여 두 개의 이진수를 더하고 합을 구하는 조합 회로입니다. . 1비트 전가산기는 낮은 비트 캐리를 처리하고 로컬 덧셈 캐리를 출력할 수 있습니다. 다중 비트 전가산기는 여러 개의 1비트 전가산기를 계단식으로 연결하여 얻을 수 있습니다. 일반적으로 사용되는 이진 4비트 전가산기 74LS283.

2. 전감산기는 두 개의 이진수를 뺄 때 사용되는 연산 단위입니다. 가장 간단한 전감산기는 로컬 결과와 빌림 비트를 사용하여 이진수로 표시합니다. 두 출력 변수의 높은 수준과 낮은 수준 변경을 사용하여 빼기 연산을 구현할 수 있습니다. 동시에 74LS138 3라인 ~ 8라인 디코더를 사용하여 전감산기를 구현할 수 있습니다.

3. 반가산기 회로는 두 개의 입력 데이터 비트를 더하여 캐리 입력 없이 결과 비트와 캐리 비트를 출력하는 덧셈 회로를 말한다. 1비트 이진수 두 개의 덧셈 연산을 구현한 회로이다.

4. 감산 회로는 기본적인 통합 연산 증폭기 회로의 일종으로 반전 가산 회로 또는 차동 회로로 구성될 수 있습니다. 기본 통합 연산 증폭기 회로에는 덧셈, 뺄셈, 통합 및 미분의 네 가지 작업이 있습니다. 일반적으로 통합 연산 증폭기와 피드백 네트워크로 구성된 산술 회로로 구현됩니다.

확장 정보:

반가산기에는 2개의 입력과 2개의 출력이 있으며, 입력은 A와 B로 식별할 수 있으며 출력은 일반적으로 합계(Sum)와 캐리로 식별됩니다. (나르다). ). 입력은 배타적 OR(XOR) 연산 후 S이고, AND 연산 후 C입니다.

반가산기는 두 개의 이진 입력을 갖고 입력 값을 더한 후 그 결과를 Sum과 Carry로 출력합니다. 반가산기는 캐리값을 생성할 수 있지만, 반가산기 자체는 캐리값을 처리할 수 없다.

바이두 백과사전-전가산기

바이두 백과사전-전가산기

바이두 백과사전-반가산기

바이두 백과사전-반가산기

바이두 백과사전-반가산기