MBB란 무엇인가요?

1. MBB 구조란 무엇인가요?

MBB의 전체 이름은 Modular Building Block입니다. 각 BB(빌딩 블록)에는 4방향 CPU, 여러 메모리 및 I/O 카드가 포함될 수 있습니다. Sun 서버에서는 BB를 보드라고 하고, HP 서버에서는 BB를 원래 Compaq 서버에서는 셀이라고 하며, BB는 쿼드라고 합니다. 서로 다른 BB의 CPU는 서로 다른 클럭 주파수를 가질 수 있습니다. 모든 BB는 크로스바 스위치라는 스위칭 메커니즘을 통해 함께 연결됩니다. 크로스바 스위치는 BB 간에 지점 간 고속 연결을 제공할 수 있습니다.

MBB 기술을 사용하면 더 많은 수의 CPU를 갖춘 서버를 설계하기가 더 쉽습니다. 이러한 종류의 서버에서 하나의 운영 체제를 실행하거나 하나 이상의 BB에서 여러 운영 체제를 실행할 수 있습니다. 이를 서버의 논리 파티션(물리 파티션 기반)이라고 합니다.

MBB 기술은 1980년대 후반과 1990년대 초반에 Sequent(NumaQ)에서 처음 발명되어 채택된 지 10년이 넘었습니다. Cray는 1990년대 초 Sun E10000의 전신인 Cray 6400에 MBB 기술을 채택했습니다. Compaq은 2000년 1분기에 MBB 기술 기반 모델인 Wildfire(GS320)를 출시했습니다. HP는 업계 최고의 Superdome을 출시했습니다. MBB 기술을 기반으로 한 마지막 모델은 2000년 3분기에 출시되었습니다. 2001년 3분기에 Sun이 출시한 Starfire(F15K)는 원래 E10000의 CPU가 SPARC3으로 교체되었다는 점을 제외하면 아키텍처에 변화가 없습니다.

2. MBB 구조의 장점

MBB 기술을 기반으로 한 서버는 여러 개의 BB로 구성되어 본질적으로 물리적 파티션(Physical Partition)의 특성을 가지고 있습니다. 앞서 언급했듯이 MBB 서버에는 BB를 연결하는 상호 연결 메커니즘(크로스바 스위치)이 있으며 이는 고정된 클럭 주파수에서 작동합니다.

예를 들어 Sunfire 서버의 Uniboard 메커니즘은 이러한 상호 연결 기능을 완성합니다. 버스 클럭은 150MHz로 CPU의 메인 주파수(600, 750, 900, 1050MHz)와 상관없이 고정된다. 문제는 데이터/명령이 전송되기까지의 대기 시간이 너무 길다는 것입니다. 이는 높은 CPU 클럭 주파수와 낮은 버스 속도 사이의 전형적인 모순입니다.

모든 MBB 구조 서버에는 "상당한" 이점이 있습니다. 즉, CPU 보드와 메모리 보드를 핫스왑할 수 있습니다. 이는 각 BB가 물리적으로 분리되어 있고, 각 4방향 CPU 보드가 시스템에서 개별적으로 분리되어 전원을 끌 수 있기 때문입니다. 하지만 한 가지 주의할 점이 있습니다. 실행 중인 시스템에서는 BB에서 CPU, 메모리 또는 I/O 보드를 분리하는 데 제한이 있으며, 이는 각 모델의 설계에 따라 다릅니다. 예를 들어, Sun 6800 서버에는 시스템이 실행되는 동안 각 Uniboard 슬롯을 60초 이상 비워 둘 수 없다는 경고 레이블이 있습니다(그리고 전원 공급 장치 및 온도와 같은 환경 요인은 특정 범위 내에서 제어되어야 합니다). 이를 통해 F12K/F15K에는 시간이 더 적게 걸릴 수 있음을 추론할 수 있습니다.

3. MBB 구조의 결함

HP는 당초 Superdome 서버를 출시했을 때 다른 HP UNIX 서버와의 상대적인 성능 가치를 발표했습니다. 64채널 CPU Superdome(MBB구조)의 상대성능값은 20이고, 8채널 N4000(전용구조)의 상대성능값은 6.3이다. CPU 수가 8배 증가하면 성능이 3배 향상된다는 것을 알 수 있습니다.

이러한 현상의 근본적인 원인은 MBB 구조에 있다.

Superdome의 각 셀(BB)에 있는 CPU, 메모리 또는 I/O 카드는 다른 셀의 데이터에 액세스해야 할 수도 있습니다. 크로스바 스위치는 셀 간에 지점 간 연결을 설정하지만 대기 시간도 발생합니다. 즉, 연결 요청이 실패하면 연결이 성공할 때까지 다시 시도하고 다른 연결 요청은 대기합니다. 실제 환경에서 많은 고객은 물리적 파티션(각 파티션에 최대 12~16개의 CPU 포함)을 설정하여 이러한 지연의 영향을 최소화하려고 합니다. 이 접근 방식은 CPU 수가 많은 원래 머신을 CPU 수가 적은 여러 머신으로 나누는 것입니다. 물론 원래 주장했던 대로 서버의 확장성은 아닙니다(예: CPU가 64개인 서버).

MBB 구조를 가진 Sun과 Compaq의 서버는 비슷한 크로스바 스위치 구조를 가지고 있습니다. 물론 모두 동일한 데이터 액세스 지연 결함이 있습니다. 즉, 지점 간 연결을 설정해야 하며 이 연결을 설정해야 합니다. 경쟁적입니다.

Sun은 자사 서버의 확장성이 선형적이라고 주장합니다. 즉, 서버의 성능은 CPU 수가 증가함에 따라 선형적으로 증가합니다. 이는 두 가지 벤치마크 값인 SPECintRate와 SPECjbb2000을 사용하여 시연됩니다. 우리가 지적해야 할 점은 이 두 가지 테스트 방법은 CPU 자체만을 기반으로 하며 공유 데이터에 대한 액세스와 네트워크 및 하드 디스크 I/O 발생을 포함하지 않는다는 것입니다. 물론 이는 실제 상황과 부합하지 않는다.

우리는 서버 성능을 논할 때 이를 전체적으로 봅니다. TPC/C, Oracle ASB11i, Peoplesoft, SAP, Baan, JDEdwards 등과 같이 서버 성능을 전체적으로 평가할 수 있는 많은 벤치마크 테스트가 있습니다. 이러한 테스트 방법은 모두 데이터베이스 액세스, 시뮬레이션된 고객의 실제 애플리케이션 및 대규모 I/O 액세스 볼륨의 특성을 가지고 있습니다.

4. POWER4를 칩으로 하는 IBM UNIX 서버의 설계

IBM UNIX(p 시리즈) 서버의 설계 아이디어는 공유됩니다. 즉, 모든 CPU를 동일하게 사용할 수 있습니다. 모든 메모리 및 I/O 연결을 확인하세요. 데이터/명령 흐름을 위한 충분한 고속 경로를 제공하는 새로운 아키텍처입니다.

p 시리즈 서버의 CPU 수 증가는 비례적이고 점진적인 과정입니다. 현재 p690의 최대 CPU 수는 32개입니다. p690의 "적은 승리"의 예를 보면 서버 CPU 수가 실제로 처리 능력 수준을 나타내지는 않습니다. P690(32채널 CPU)이 Superdome(64채널 CPU)보다 성능이 좋다는 사실이 강력한 증거입니다.

POWER4 및 POWER4 기반 서버 설계에는 두 가지 중요한 점이 있습니다.

· 데이터 전송에 대한 제약 제거

· 데이터 전송 능력이 성장합니다 CPU 성능이 향상됨에 따라

다음 내용이 더 자세히 소개됩니다.

(1) POWER4 칩에는 더 큰 버퍼가 설계되었습니다. POWER4 칩(칩)에는 2개의 코어 프로세서가 있으며, 각 코어 프로세서에는 L1 버퍼(32KB 데이터 및 64KB 명령)가 있고 각 칩에는 공유 L2 버퍼(1.5MB)가 있습니다. 이 L2 버퍼는 코어 프로세서 주파수의 절반으로 클럭됩니다. 각 L2 버퍼에는 명령과 데이터를 2개의 코어 프로세서에 전송하기 위해 2개의 코어 프로세서에 연결된 3개의 32바이트 폭 버스가 있습니다. 또한 2개의 코어 프로세서에서 L2 버퍼로 데이터를 다시 전송하는 데 사용되는 8바이트 폭의 버스 3개도 있습니다. POWER4는 제어 신호와 데이터 전송 간의 충돌을 제거한 최초의 CPU 아키텍처를 만들었습니다.

POWER4 프로세서에는 32MB 크기의 L3 버퍼와 인터페이스하는 L3 버퍼 컨트롤러가 있습니다. 업계에서는 모든 I/O가 나쁘다는 말이 있습니다. 즉, CPU가 실행될 때 필요한 데이터가 메모리에 없으며 주변 장치에서 읽어야 한다는 것입니다.

가장 이상적인 상태는 프로세서가 실행되는 데 필요한 모든 명령/데이터가 충족되고 L1 버퍼, L2 버퍼, L3 버퍼의 명령/데이터가 차례로 충족되고 최악의 상황은 메모리에 있는 것입니다. p-Series 서버의 총 버퍼 수는 Sun 서버의 4배, HP 서버의 15배입니다. (2) POWER4 설계에는 분산 스위치라는 연결 메커니즘이 있습니다. 이는 하나의 MCM(Multi-Chip Module)에 있는 프로세서 간의 지점 간 연결을 제공하며, 다른 MCM의 프로세서 간 지점 간 연결에도 사용됩니다. 이 분산 스위치의 클록 주파수는 CPU 클록 주파수의 절반입니다. 예를 들어, 1.3GHz POWER4 프로세서인 경우 Distributed Switch는 16바이트 폭이고 650MHz로 클럭되는 지점 간 버스 연결을 제공합니다.

현재 IBM이 UNIX 시장에 제공하는 서버는 CPU 처리 능력과 서버 처리 능력에서 선형적인 성장을 달성했습니다.