동기 시프트 레지스터란 무엇입니까?

시프트 레지스터는 널리 사용되는 순차 논리 회로의 일종으로, 이 지식 포인트의 학습을 통해 시프트 레지스터의 개념과 작동 원리를 이해하고, 그 논리 기능을 분석하는 방법을 배울 수 있습니다. 기능 테이블을 통해 모듈.

------------------------------- ----- ------------------------

개념 및 분류

클럭 펄스의 작용에 따라 하위 레지스터의 디지털 값은 상위 레지스터의 2차 상태 출력으로 상위 레지스터로 전송됩니다. 클록 펄스의 작용에 따라 상위 레지스터의 숫자는 하위 레지스터의 2차 상태 출력으로 하위 레지스터로 전송됩니다. 레지스터 기능 외에도 저장된 숫자는 클럭 펄스의 작용에 따라 이동될 수도 있습니다.

디지털 시프트 방향에 따라 왼쪽 시프트 레지스터와 오른쪽 시프트 레지스터로 나눌 수 있습니다.

왼쪽 시프트 레지스터: 클럭 펄스의 작용에 따라 하위 레지스터의 디지털 값이 상위 레지스터의 2차 상태 출력으로 상위 레지스터로 전송됩니다.

p>

오른쪽 시프트 레지스터: 클럭 펄스의 동작에 따라 하위 레지스터의 번호가 상위 레지스터로 전송됩니다. 이 동작에 따라 상위 레지스터의 디지털 값이 전송됩니다. 하위 레지스터의 보조 상태 출력인 하위 레지스터

CT74195(T1195) - 4비트 단방향 시프트 레지스터(병렬 액세스, 입력)

표 6-18 CT74195 기능표

입력

출력

R CP D0 …… D3 J

Q0 Q1 Q2 Q3

p>

0 ø ø ø …… ø ø ø

0 0 0 0 1

1 ↑ 0 d0 …… d3 ø ø d0 d1 d2 d 3

1 0 1 Φ… Φ Φ Φ Q00 Q10 Q20 Q30

1 ↑ 1 Φ… ψ 0 0 0 Q0n Q1n Q2n

1 ↑ 1 ψ...... ψ 1 1 1 Q0n Q1n Q2n

1 ↑ 1 ψ...... ψ 1 0 Q0n Q1n Q2n

---------------------------------- - ------------------------

표 6-19 참 값 테이블

입력(tn)

출력(tn+1)

Q0

0 0

0 1

1 0

1 1

0

Q0n

1

Shift CT74195 레지스터의 기능은 표 6-18과 같습니다. 시프트 레지스터 CT74195는 4개의 D 플립플롭과 해당 데이터 선택기로 구성됩니다.

상태 제어 입력 SH/LD가 0이면 회로의 각 단계는 CP 포지티브 에지 펄스의 작용에 따라 병렬 데이터 전송 기능이 실행됩니다.

SH/LD가 1이면 병렬 데이터의 전송이 금지됩니다. 첫 번째 레벨 J와 입력 데이터가 유효하며 기능이 실행됩니다. 의 진리표는 표 6-19에 나열되어 있습니다.

CP 펄스의 양의 에지 동작에 따라 오른쪽 이동이 수행됩니다.

R=0이면 CP의 기능이 차단되고 회로는 숫자 전송 및 오른쪽 이동 작업 기능을 잃게 됩니다. 이때 R의 음의 펄스는 R의 모든 레벨을 직접 삭제합니다.

CT74194——4비트 양방향 시프트 레지스터(병렬 액세스)

CT74194 유형 4비트 양방향 시프트 레지스터. 이것은 비교적 완전한 시프트 레지스터입니다. 왼쪽 이동, 오른쪽 이동, 병렬 입력 데이터, 유지 및 삭제의 다섯 가지 기능이 있습니다.

MA=MB=1이면 레지스터가 병렬 모드로 작동합니다.

MA=MB=0이면 레지스터는 보류 상태입니다.

MA=1, MB=0일 때 레지스터는 오른쪽 시프트 연산을 수행하며, 오른쪽 시프트 연산 데이터는 DSR 단자에서 직렬로 입력됩니다.

MB=1, MA=0일 때 왼쪽 쉬프트 연산을 수행합니다. 왼쪽 시프트 연산 데이터는 DSL 끝에서 직렬로 입력됩니다.

R=0일 때 레지스터는 클리어 동작을 수행한다.