EDO와 SDRAM이란 무엇입니까?

EDO 메모리 EDO는 Extended Data Out(Extended Data Out)의 약어로 마더보드와 메모리의 두 저장 주기 사이의 시간 간격을 취소하고 2클럭 펄스 주기마다 데이터를 크게 전송합니다. 이를 통해 액세스 시간이 크게 단축되고 액세스 속도가 30% 증가하여 60ns로 향상됩니다. EDO 메모리는 주로 72라인 SIMM 메모리 모듈과 EDO 메모리 칩을 사용하는 PCI 디스플레이 카드에 사용됩니다. 이러한 종류의 메모리는 486 및 초기 Pentium 컴퓨터 시스템에서 널리 사용됩니다. 72라인과 168라인을 사용하며 5V의 대역폭을 사용하며 2개 또는 4개의 쌍으로 사용할 수 있습니다. Intel 430FX/430VX 또는 마더보드의 430TX 칩셋용. 이제 단계적으로 폐지되었으며 일부 오래된 컴퓨터에서만 볼 수 있습니다. SDRAM SDRAM: 동기식 동적 랜덤 액세스 메모리, 동기식 동적 랜덤 액세스 메모리. 동기화는 메모리가 시계를 동기화해야 함을 의미하며, 내부 명령 전송 및 데이터 전송은 이를 기반으로 스토리지 어레이를 지속적으로 새로 고쳐야 함을 의미합니다. 데이터가 손실되지 않았는지 확인하십시오. 무작위란 데이터가 선형적으로 순서대로 저장되지 않지만 데이터 읽기 및 쓰기를 위해 주소가 자유롭게 지정된다는 것을 의미합니다.

SDRAM은 개발 이후 1세대 SDR SDRAM, 2세대 DDR SDRAM, 3세대 DDR2 SDRAM, 4세대 DDR3 SDRAM(그래픽 카드의 DDR) 등 4세대를 거쳤습니다. DDR5로 발전했습니다.

1세대와 2세대 SDRAM은 모두 단일 종단(Single-Ended) 클럭 신호를 사용합니다. 3세대와 4세대는 더 빠른 작동 주파수를 사용하므로 간섭을 줄일 수 있습니다. 클럭 신호는 동기화 클럭 역할을 합니다.

SDR SDRAM의 클럭 주파수는 데이터 저장의 주파수를 의미하며, 1세대 메모리는 pc100, pc133과 같이 클럭 주파수를 따서 명명되었으며 이는 클럭 신호가 100MHz 또는 133MHz임을 나타냅니다. 데이터 읽기 및 쓰기 속도도 100MHz 또는 133MHz입니다.

2세대, 3세대, 4세대 DDR(Double Data Rate) 메모리는 데이터 읽기 및 쓰기 속도를 명명 기준으로 삼고, 앞에 DDR 대수를 나타내는 기호를 붙인 PC-즉, , DDR.PC2=DDR2, PC3=DDR3. 예를 들어 PC2700은 DDR333이고 작동 주파수는 333/2=166MHz이며 2700은 대역폭이 2.7G임을 의미합니다.

DDR의 읽기 및 쓰기 주파수 범위는 DDR200부터 DDR400까지, DDR2는 DDR2-400부터 DDR2-800까지, DDR3은 DDR3-800부터 DDR3-1600까지입니다.

많은 사람들이 SDRAM을 1세대, 즉 SDR SDRAM으로 잘못 이해하고 있으며, 용어에 대한 설명도 오해를 불러일으키고 있습니다.

SDR은 SDRAM과 동일하지 않습니다.

핀: 모듈이나 칩을 외부 회로에 연결하는 데 사용되는 금속 핀입니다. 모듈의 핀은 종종 "골든 핑거"라고 불립니다.

SIMM: 단일 인라인 메모리 모듈, 단일 라인 메모리 모듈. 메모리 모듈은 우리가 흔히 메모리 스틱이라고 부르는 것입니다. 소위 단일 행은 모듈 회로 기판과 마더보드 슬롯 사이의 인터페이스에 한 행의 핀만 있음을 의미합니다(양쪽에 금색 핑거가 있음).

DIMM: 이중 인라인 메모리 모듈, 이중 라인 메모리 모듈. 이것은 우리의 일반적인 모듈 유형입니다. 소위 이중 행은 모듈 회로 기판과 마더보드 슬롯 사이의 인터페이스에 모듈 회로 기판 양쪽의 금색 핑거가 한 행의 핀에 해당함을 의미합니다.

RIMM: 등록된 DIMM, 레지스터가 있는 이중 와이어 메모리 모듈입니다. 이 메모리 슬롯은 DDR 또는 Rambus 메모리에만 삽입할 수 있습니다.

SO-DIMM: 노트북에 흔히 사용되는 메모리 모듈.

작동 전압:

SDR: 3.3V

DDR: 2.5V

DDR2: 1.8V

DDR3: 1.5V

SDRAM 메모리 모듈의 골드 핑거는 일반적으로 168라인인 반면, DDR SDRAM 메모리 모듈의 골드 핑거는 일반적으로 184라인입니다.

여러 세대 제품의 골든 핑거에 있는 노치의 수와 위치도 달라서 역삽입과 오삽입을 효과적으로 방지할 수 있습니다. SDRAM은 노치가 2개인데 반해 DDR은 노치가 1개뿐입니다.

SDRAM의 구조, 타이밍, 성능 사이의 관계

1. 성능에 영향을 미치는 주요 타이밍 매개변수

소위 성능에 미치는 영향은 그렇지 않습니다. SDRAM의 대역폭을 참조하십시오. 주파수와 비트 폭이 고정된 후에는 대역폭을 변경할 수 없습니다. 그러나 이는 이상적인 상황이다. 메모리의 작동 주기 동안 명령, 주소 지정 등 필요한 프로세스가 있기 때문에 항상 데이터 전송 상태에 있을 수는 없다. 그러나 이러한 작업에 소요되는 시간이 짧을수록 메모리가 더 효율적으로 작동하고 성능이 향상됩니다.

비데이터 전송 시간의 주요 구성 요소는 다양한 지연과 대기 시간입니다.

위의 설명을 보면 메모리 성능에 중요한 세 가지 매개변수가 tRCD, CL, tRP라는 사실이 모든 사람에게 분명해집니다. 모든 일반 메모리 모듈에는 성능에 대한 민감도를 나타내는 세 가지 매개변수 값이 로고에 표시되어 있습니다.

가장 중요한 기억 읽기 작업을 예로 들어보겠습니다. tRCD는 행 주소 지정(유효)과 열 주소 지정(읽기/쓰기 명령) 사이의 간격을 결정하고, CL은 열 주소 지정부터 실제로 읽혀지는 데이터까지 걸리는 시간을 결정하며, tRP는 동일한 L-Bank 간의 전환 속도를 결정합니다. 작업 라인. 이제 읽을 때 발생할 수 있는 몇 가지 상황을 상상할 수 있습니다(쓰기 작업을 분석할 때 CL을 고려할 필요가 없습니다).

1. 주소를 지정할 행과 L-뱅크가 사용 가능합니다. 즉, L-Bank의 모든 행이 닫히게 됩니다. 이때 행 유효 명령을 직접 보낼 수 있습니다. 이 상황을 페이지 히트(PH, Page)라고 합니다. 때리다 ).

2. 처리할 행은 이전 작업의 작업 행입니다. 이는 처리할 행이 이미 스트로브 유효 상태에 있음을 의미합니다. 이때 열 주소 지정 명령은 가능합니다. 데이터를 가져오는 데 걸리는 총 시간은 CL뿐입니다. 이는 소위 Back to Back 주소 지정으로, PFH(Page Fast Hit) 또는 PDH(Page Direct Hit)라고 합니다.

3. L-Bank에 이미 Address 대상 행이 활성화된(Close되지 않은) 행이 있습니다. 이 현상을 Addressing Contrast라고 합니다. 작업 행을 닫은 다음 새 행에 행 유효한 명령을 보냅니다. 결과적으로 총 소요 시간은 tRP+tRCD+CL이 됩니다. 이러한 상황을 페이지 미스(PM, Page Miss)라고 합니다.

분명히 PFH는 최고의 어드레싱 상황이고, PM은 최악의 어드레싱 상황입니다. 위의 세 가지 상황이 발생할 확률을 각각 PHR-PH Rate, PFDR-PFH Rate, PMR-PM Rate라고 합니다. 따라서 시스템 설계자(메모리 및 노스브리지 칩 포함)는 메모리 효율성을 향상시키기 위해 PMR 및 PFHR을 높이면서 PMR을 낮추기 위해 최선을 다하고 있습니다.

2. PHR을 높이는 방법

분명히 이는 사전 충전 관리 전략과 직접적인 관련이 있습니다. 현재 PHR을 극대화하는 방법은 두 가지가 있습니다. 자동 선충전 기술은 그 중 하나입니다. 각 행 작업 후에 자동으로 선충전하므로 향후 동일한 L-Bank의 다른 행을 처리할 때 충돌 가능성이 줄어듭니다. 그러나 현재 작업 행이 완료된 직후 동일한 L-Bank에서 다른 작업 행을 열려고 하면 여전히 tRP 지연이 발생합니다. 무엇을 해야 할까요? 이때 L-Bank 시차 사전 충전이 필요합니다.

VIA의 4-way 인터리브 메모리 제어는 하나의 L-Bank가 작동할 때 다음 L-Bank가 작동할 때 미리 충전하는 것입니다. 이런 방식으로 프리차징과 데이터 전송이 인터리빙되어 다음 L-Bank에 접근하게 되면 tRP가 통과되고 바로 Row Valid 상태로 진입하게 됩니다. 현재 VIA는 P-Bank 전체에 걸쳐 16개의 메모리 채널을 인터리빙하고 사전 충전 관리를 위해 LRU 알고리즘을 사용할 수 있다고 주장합니다.

L-Bank 인터리브 프리차징(액세스)의 구체적인 구현은 2001년 본 매거진 2호에서 자세히 소개되었으며 여기서는 반복하지 않겠습니다.

L-Bank 인터리브 자동 선충전/읽기 타이밍 다이어그램(확대하려면 클릭): L-Bank 0 및 L-Bank 3은 간격 없이 인터리브 읽기를 구현하여 tRP가 성능에 미치는 영향을 피합니다. 3, 증가 방법 PFHR

자동 사전 충전이나 시차적 작업 방법 모두 tRCD로 인한 지연을 제거할 수 없습니다. 이 문제를 해결하려면 사전 충전 전에 작업 행이 가능한 한 많은 작업 명령을 수신하여 연속 효과를 얻으십시오. 이때 CL(쓰기 지연 없음)로 인한 읽기 지연만 발생합니다.

어떻게 하나요? 이것이 Northbridge 칩의 책임입니다. 위의 타이밍 다이어그램에는 tRAS(사전 충전 명령에 활성, 사전 충전 명령 간격 기간에 활성)라는 매개변수가 있습니다. PC133 표준의 경우 일반적으로 선충전 명령은 라인의 유효한 명령 이후 최소 5클럭 주기에 발행되어야 합니다. 가장 긴 간격은 칩에 따라 다릅니다(기본적으로 약 120000ns). 그렇지 않으면 작업 라인의 데이터가 됩니다. 위험. 따라서 이는 작업 행이 사전 충전 없이 유효(스트로빙)되는 것부터 120000ns의 연속 작업 시간을 가질 수 있음을 의미합니다. 분명히, 노스브리지 칩이 사전 충전(자동 사전 충전 허용 포함) 명령을 발행하지 않는 한 행 개방 상태는 유지됩니다. 이 기간 동안 행에 대한 읽기 또는 쓰기 작업은 tRCD만큼 지연되지 않습니다. Northbridge 칩이 동시에 더 많은 행(페이지)을 열 수 있으면 PFHR이 더 커진다는 것을 알 수 있습니다. 여기서 동시에 열었다는 것은 동시에 여러 행의 주소를 지정하는 것을 의미하는 것이 아니라(즉 불가능함) 여러 행이 동시에 스트로브 상태에 있는 것을 의미한다는 점을 강조해야 합니다.

일부 SDRAM 칩셋 정보는 동시에 열 수 있는 페이지 수를 나타내는 것을 알 수 있는데, 이는 메모리 성능을 결정하는 중요한 요소라고 할 수 있습니다.

인텔 845 칩셋 MCH 정보: 동시에 24페이지를 열 수 있다고 나와있습니다

그러나 동시에 열 수 있는 페이지 수도 제한된. SDRAM의 주소 지정 원리에 따르면 동일한 L-Bank에 두 개의 열린 행이 있을 수 없으며(S-AMP는 한 행만 서비스할 수 있음) 동시에 열 수 있는 총 페이지 수가 제한됩니다. 예를 들어 SDRAM에는 4개의 L-뱅크가 있고 Northbridge는 이론적으로 최대 8개의 P-뱅크를 지원하며 동시에 32페이지만 열 수 있습니다. 그리고 P-Bank가 하나만 있는 경우에는 4페이지만 남게 됩니다. 여러 L-Bank가 서로 간섭하지 않고 동시에 여러 행을 열 수 있기 때문입니다. Intel 845의 MHC는 24개의 오픈 페이지를 지원할 수 있지만 P-Bank가 6개인 경우도 참조합니다(845MCH는 P-Bank가 6개만 지원됨). 845가 동시에 열리는 페이지 수를 최대화한 것을 알 수 있다.

그러나 동시에 열리는 페이지 수에 따라 액세스 전략에 특정 요구 사항이 적용됩니다. 이론적으로는 가능한 한 많은 열린 페이지를 사용하여 지연 기간을 최소화해야 하며, 데이터가 존재하지 않거나(읽을 때) 페이지가 가득 찬 경우(쓰기 시)에만 새로운 지정 페이지를 여는 것을 고려하게 됩니다. 리디렉션된 순차 읽기/쓰기입니다. 새 페이지를 열 때 열려 있는 페이지를 닫아야 합니다. 이때 열린 페이지가 노스브리지에서 지원하는 최대값에 도달했지만 아직 이론적인 한계에 도달하지 않은 경우 대체 전략이 필요하며 이는 일반적으로 LRU 알고리즘을 사용하여 수행됩니다. 이는 VIA의 인터리빙 제어와 유사합니다.