PCB 설계를 배우는 방법, PCB 설계 프로세스 및 규칙은 무엇입니까?

PCB 배선

PCB 설계에 있어서 배선은 제품 디자인을 완성하는 중요한 단계라고 할 수 있다. 디자인 프로세스는 가장 제한적이고, 가장 세심하며, 가장 까다롭습니다. PCB 배선에는 단면 배선, 양면 배선 및 다층 배선이 포함됩니다. 배선 방법에는 자동 배선과 대화형 배선의 두 가지가 있습니다. 자동 배선 전에 대화식을 사용하여 엄격한 요구 사항에 따라 라인을 미리 배선할 수 있습니다. 반사 간섭을 피하기 위해 입력 끝과 출력 끝의 가장자리가 인접하고 평행하지 않아야 합니다. . 필요한 경우 접지선 절연을 추가해야 합니다. 인접한 두 레이어의 배선은 서로 수직이어야 합니다. 병렬일 때 기생 결합이 발생하기 쉽습니다.

자동 배선의 라우팅 속도는 좋은 레이아웃에 따라 달라집니다. 트레이스의 굴곡 수, 비아 홀 수, 단계 수 등을 포함한 배선 규칙을 미리 설정할 수 있습니다. 일반적으로 짧은 와이어를 신속하게 연결하기 위해 탐색적 워프 라우팅이 먼저 수행되고, 배선할 와이어의 전체 라우팅 경로를 최적화하기 위해 래버린스 라우팅이 수행됩니다. 필요에 따라 배선된 와이어를 분리할 수 있습니다. 그리고 전체적인 효과를 향상시키기 위해 재배선을 시도해보세요.

스루홀은 현재의 고밀도 PCB 설계에 적합하지 않습니다. 이러한 모순을 해결하기 위해 블라인드 홀과 매설 홀 기술이 등장했습니다. 구멍을 통해 많은 배선 채널을 절약하여 배선 프로세스를 더욱 편리하고 매끄럽고 완벽하게 만듭니다. PCB 보드의 설계 프로세스는 복잡하면서도 간단한 프로세스입니다. 잘 익히려면 여전히 대부분의 전자 엔지니어링이 필요합니다. 디자이너가 진정한 의미를 알기 전에 직접 경험해 보는 것입니다.

1 전원 및 접지선 처리

PCB 기판 전체의 배선이 잘 이루어지더라도 전원 및 접지선에 대한 고려가 부족하여 간섭이 발생하면 성능이 저하됩니다. 제품의 성능에 영향을 미치며 때로는 제품의 성공률에도 영향을 미칩니다. 따라서 제품의 품질을 보장하려면 전기 및 접지선의 배선을 심각하게 고려하여 전기 및 접지선에서 발생하는 노이즈 간섭을 최소화해야 합니다.

전자 제품 설계에 종사하는 엔지니어라면 누구나 접지선과 전원선 사이의 노이즈 원인을 이해하고 있습니다. 이제 감소형 노이즈 억제에 대해서만 설명하겠습니다.

( 1) 전원 공급 장치와 접지선 사이에 디커플링 커패시터가 추가되는 것은 잘 알려져 있습니다.

(2) 전원선과 접지선의 폭을 넓히십시오. 접지선은 전원선>신호선의 관계로 넓게 만드는 것이 가장 좋습니다. 일반적으로 신호선 폭은 0.2~0.3mm이고 가장 얇은 폭은 0.05~0.07mm이며 전원 코드는 1.2~2.5mm입니다.

디지털 회로 PCB의 경우 넓은 접지선을 사용할 수 있습니다. 루프를 형성하는 것, 즉 접지 네트워크를 형성하는 것입니다. (아날로그 회로의 접지는 이런 식으로 사용할 수 없습니다.)

(3) 넓은 면적의 구리층을 접지로 사용하십시오. 배선하여 인쇄 기판의 사용하지 않는 모든 부분을 접지선으로 접지에 연결하십시오. 또는 전원 공급 장치와 접지선이 각각 한 층을 차지하는 다층 기판으로 만들 수도 있습니다.

2 디지털 회로와 아날로그 회로의 종합적 처리

요즘에는 많은 PCB가 더 이상 단일 기능 회로(디지털 또는 아날로그 회로)가 아니라 디지털 회로와 아날로그 회로로 구성되어 있습니다. 회로는 하이브리드로 구성되어 있습니다. 따라서 배선 시 상호 간섭, 특히 접지선의 노이즈 간섭을 고려할 필요가 있습니다.

디지털 회로는 주파수가 높고 아날로그 회로의 감도가 강합니다. 신호선의 경우 고주파 신호선은 민감한 아날로그 회로 장치에서 최대한 멀리 떨어져 있어야 합니다. 전체 PCB는 외부에 하나의 노드만 있으므로 디지털 및 아날로그 접지 문제는 PCB 내부에서 처리해야 합니다. 그러나 실제로 보드 내부의 디지털 접지와 아날로그 접지는 각각 분리되어 있습니다. 기타. PCB와 외부 인터페이스(예: 플러그 등) 사이에만 연결됩니다. 디지털 접지는 아날로그 접지와 약간 단락되어 있으므로 연결 지점이 하나만 있다는 점에 유의하십시오. 또한 PCB의 바닥이 고르지 않은 경우도 있는데 이는 시스템 설계에 따라 결정됩니다.

3개의 신호선은 전기(접지)층에 놓입니다

다층 인쇄 기판을 배선할 때 신호선에 배치되지 않은 선이 많지 않습니다. 더 많은 레이어를 추가하면 낭비가 발생하고 생산 작업량이 증가하며 그에 따라 비용도 증가합니다. 이러한 모순을 해결하려면 전기(접지) 레이어에 배선하는 것을 고려할 수 있습니다. 전원 레이어를 먼저 고려하고 그 다음으로 그라운드 레이어를 고려해야 합니다. 왜냐하면 형성의 완전성을 보존하는 것이 가장 좋기 때문입니다.

4 대면적 도체의 연결다리 가공

대면적 접지(전기)에서는 일반적으로 사용되는 부품의 다리를 이에 연결하고 연결다리의 가공 전기적 성능 측면을 고려하면 구성 요소 다리의 패드가 구리 표면에 완전히 연결되는 것이 더 좋습니다. 그러나 구성 요소의 용접 조립에는 다음과 같은 몇 가지 숨겨진 위험이 있습니다. ① 용접에는 고출력 히터가 필요합니다. ②가상 솔더 조인트가 발생하기 쉽습니다. 따라서 전기적 성능과 공정 요구 사항을 고려하여 일반적으로 열 패드(Thermal)로 알려진 열 차폐라고 하는 십자 모양의 솔더 패드가 만들어집니다. 이러한 방식으로 과도한 크로스로 인한 가상 솔더 접합 가능성이 있습니다. - 용접 중 단면 열 방출이 크게 감소됩니다. 다층 기판의 전원(접지)층 다리 처리는 동일합니다.

5 배선에서 네트워크 시스템의 역할

많은 CAD 시스템에서 배선은 네트워크 시스템을 기반으로 결정됩니다. 그리드가 너무 조밀하면 채널 수가 늘어나더라도 단계가 너무 작아지고 이미지 필드의 데이터 양이 너무 많아지기 때문에 필연적으로 장치의 저장 공간에 대한 요구 사항이 높아집니다. 또한 컴퓨터 전자 제품의 컴퓨팅 속도에 큰 영향을 미칩니다. 구성 요소 다리의 패드가 차지하는 경로나 장착 구멍 및 장착 구멍이 차지하는 경로와 같은 일부 경로는 유효하지 않습니다. 메시가 너무 희박하고 채널이 너무 적으면 라우팅 속도에 큰 영향을 미칩니다. 따라서 배선을 지원할 수 있는 적절한 밀도의 그리드 시스템이 있어야 합니다.

표준 부품의 다리 사이의 거리는 0.1인치(2.54mm)이므로 그리드 시스템의 기준은 일반적으로 0.1인치(2.54mm) 또는 0.1인치 미만의 정수배로 설정됩니다. , 예: 0.05인치, 0.025인치, 0.02인치 등

6 Design Rule Check(DRC)

배선 설계가 완료된 후에는 배선 설계가 설계자가 정한 규칙을 준수하는지 꼼꼼히 확인해야 하며, 현장에서는 동시에 설정된 규칙이 준수되는지 확인하는 것이 필요합니다. 인쇄 기판 생산 공정 요구 사항에는 일반적으로 다음과 같은 검사 측면이 포함됩니다.

(1) 라인 및 라인, 부품 패드 , 라인 및 관통 구멍, 부품 패드 및 관통 구멍, 관통 구멍 구멍과 관통 구멍 사이의 거리가 합리적이고 생산 요구 사항을 충족하는지 여부.

(2) 전원선과 접지선의 폭이 적절하고 전원선과 접지선이 단단히 연결되어 있습니까(저파 임피던스)? PCB에 접지선을 넓힐 수 있는 곳이 있나요?

(3) 길이를 최대한 짧게 유지하고 보호선을 추가하며 입력선과 출력선을 명확하게 분리하는 등 주요 신호선에 대한 최선의 조치가 취해졌는지 여부.

(4) 아날로그 회로와 디지털 회로 부품에 독립적인 접지선이 있는지 여부.

(5) 나중에 PCB에 추가되는 그래픽(아이콘, 라벨 등)으로 인해 신호 단락이 발생하는지 여부.

(6) 일부 비이상적인 선 모양을 수정합니다.

(7). PCB에 공정 라인이 추가되었나요? 솔더 마스크가 생산 공정의 요구 사항을 충족하는지, 솔더 마스크의 크기가 적절한지, 전기 어셈블리의 품질에 영향을 주지 않도록 장치 패드에 문자 표시가 눌려져 있는지 여부.

(8) 다층 기판에서 전원 공급 장치 접지층의 외부 프레임 가장자리가 줄어들었는지 여부. 전원 공급 장치 접지층의 동박이 기판 외부로 노출되면 쉽게 발생할 수 있습니다. 단락.

2부 PCB 레이아웃

디자인에서 레이아웃은 중요한 연결 고리입니다. 레이아웃 결과의 품질은 배선 효과에 직접적인 영향을 미치므로 합리적인 레이아웃은 성공적인 PCB 설계의 첫 번째 단계라고 볼 수 있습니다.

레이아웃 방법에는 두 가지가 있는데, 하나는 인터랙티브 레이아웃이고 다른 하나는 자동 레이아웃입니다. 일반적으로 인터랙티브 레이아웃은 자동 레이아웃을 기반으로 레이아웃을 조정하는 데 사용되며 레이아웃 중에도 레이아웃에 따라 조정할 수 있습니다. 레이아웃 배선 상황에 따라 게이트 회로를 재배치하고, 게이트 회로 2개를 교체하여 배선이 용이하도록 최적의 레이아웃을 만들었습니다.

레이아웃이 완료된 후 설계 파일 및 관련 정보를 반환하고 회로도에 주석을 달 수 있으므로 PCB 보드의 관련 정보가 회로도와 일치하여 향후 파일 생성 및 설계 변경을 동기화할 수 있습니다. 동시에 시뮬레이션된 정보가 업데이트되어 회로의 전기적 성능과 기능을 보드 수준에서 검증할 수 있습니다.

--전체적인 아름다움을 고려하세요

제품의 성공을 결정하려면 내부 품질에 주목해야 하고, 다른 하나는 전체적인 아름다움만을 고려하는 것입니다. 둘 다 완벽할 때 그 제품은 좋은 제품으로 간주될 수 있습니다.

PCB 보드에서 구성 요소의 레이아웃은 균형이 잡혀 있고 조밀하며 질서정연해야 하며 상단이 무겁거나 무거워서는 안 됩니다.

--레이아웃 검사

인쇄 기판의 크기가 가공 도면의 크기와 일치합니까? PCB 제조 공정 요구 사항을 충족할 수 있습니까? 위치 표시가 있나요?

2차원 공간과 3차원 공간의 구성 요소 사이에 충돌이 있나요?

컴포넌트 레이아웃이 촘촘하고 정돈되어 있고 깔끔하게 정리되어 있나요? 다 배치됐나요?

교체해야 하는 부품을 쉽게 교체할 수 있나요? 플러그인 보드를 장치에 연결하는 것이 편리합니까?

열전소자와 발열체 사이에 적절한 거리가 있나요?

조정 가능한 구성 요소를 조정하는 것이 편리합니까?

방열이 필요한 곳에 라디에이터가 설치되어 있나요? 공기 흐름이 깨끗합니까?

상호 연결을 최소화하여 신호 흐름이 원활합니까?

플러그, 소켓 등이 기계 설계와 일치하지 않나요?

회선 간섭 문제는 고려됐나요?

3부 고속 PCB 설계

(1) 전자 시스템 설계가 직면한 과제

시스템 설계의 대규모 복잡성과 통합으로 인해 개선에 따라 전자 시스템 설계자는 100MHZ 이상의 회로 설계에 참여하고 있으며 버스의 작동 주파수는 50MHZ에 도달하거나 초과했으며 일부는 100MHZ를 초과하기도 했습니다. 현재 클록 주파수가 50MHz를 초과하는 디자인은 약 50개, 클록 주파수가 120MHz를 초과하는 디자인은 거의 20개입니다.

시스템이 50MHz에서 작동하면 전송선 효과 및 신호 무결성 문제가 발생하며 시스템 클럭이 120MHz에 도달하면 고속 회로 설계 지식을 사용하지 않으면 기존 방법을 기반으로 설계된 PCB가 작동하지 않습니다. . 따라서 고속 회로 설계 기술은 전자 시스템 설계자에게 꼭 필요한 설계 방법이 되었습니다. 설계 프로세스의 제어 가능성은 고속 회로 설계자의 설계 기술을 사용해야만 달성할 수 있습니다.

(2) 고속회로란 무엇인가요?

일반적으로 디지털 논리회로의 주파수가 45MHZ~50MHZ에 도달하거나 초과하면 그 이상으로 작동하는 회로가 작동한다고 생각됩니다. 이 주파수는 전체 전자 시스템의 특정 비율(예: 1/3)을 고속 회로라고 합니다.

사실 신호 에지의 고조파 주파수는 신호 자체의 주파수보다 높습니다. 신호에 예상치 못한 결과를 초래하는 것은 신호의 상승 및 하강 에지(또는 신호 점프)입니다. 전염. 따라서 라인 전파 지연이 디지털 신호 구동 끝의 상승 시간의 1/2보다 크면 해당 신호는 고속 신호로 간주되어 전송 라인 효과를 생성한다는 것이 일반적으로 동의됩니다.

신호 전송은 상승 또는 하강 시간 등 신호 상태가 변하는 순간에 발생합니다. 신호는 구동단에서 수신단까지 고정된 시간을 통과합니다. 전송 시간이 상승 또는 하강 시간의 1/2보다 작으면 수신단에서 반사된 신호가 구동단에 도달하기 전에 도달합니다. 신호 상태가 변경됩니다. 반대로, 반사된 신호는 신호의 상태가 변경된 후에 드라이버에 도달합니다. 반사된 신호가 강하면 중첩된 파형이 논리 상태를 변경할 수 있습니다.

(3) 고속 신호 결정

위에서 전송 선로 효과가 발생하기 위한 전제 조건을 정의했지만 선로 지연이 1/보다 큰지 여부를 어떻게 알 수 있습니까? 2 드라이버 끝의 신호 상승 시간은 무엇입니까? 일반적으로 신호 상승 시간의 일반적인 값은 장치 설명서에 나와 있는 반면, 신호 전파 시간은 PCB 설계의 실제 배선 길이에 따라 결정됩니다. 아래 그림은 신호 상승 시간과 허용 배선 길이(지연) 사이의 대응 관계를 보여줍니다.

PCB 보드의 인치당 지연은 0.167ns입니다. 그러나 네트워크 회선에 비아, 장치 핀, 제약 조건이 많이 설정되어 있으면 지연이 증가합니다. 일반적으로 고속 로직 디바이스의 신호 상승 시간은 약 0.2ns입니다. 보드에 GaAs 칩이 있는 경우 최대 배선 길이는 7.62mm입니다.

Tr을 신호 상승 시간, Tpd를 신호 라인 전파 지연이라고 가정합니다. Tr≥4Tpd인 경우 신호는 안전 영역에 속합니다. 2Tpd≥Tr≥4Tpd인 경우 신호는 불확실성 영역에 속합니다. Tr≤2Tpd인 경우 신호는 문제 영역에 속합니다. 불확실하고 문제가 있는 영역에 속하는 신호의 경우 고속 라우팅 방법을 사용해야 합니다.

(4) 전송선이란 무엇입니까?

PCB 보드의 트레이스는 아래 그림에 표시된 직렬 및 병렬 커패시턴스, 저항 및 인덕턴스 구조와 동일할 수 있습니다. 직렬 저항의 일반적인 값은 0.25-0.55 ohms/ft이며, 병렬 저항 값은 일반적으로 절연층으로 인해 매우 높습니다. 실제 PCB 연결에 기생 저항, 커패시턴스 및 인덕턴스를 추가한 후 연결의 최종 임피던스를 특성 임피던스 Zo라고 합니다. 와이어 직경이 넓을수록 전원/접지에 가까우며, 절연층의 유전 상수가 높을수록 특성 임피던스는 작아집니다. 전송선과 수신단의 임피던스가 일치하지 않으면 출력 전류 신호와 신호의 최종 안정 상태가 달라져 신호가 수신단에서 반사되게 됩니다. 신호 전송 끝으로 돌아가서 다시 반사됩니다. 에너지가 감소하면 반사된 신호의 진폭은 신호의 전압과 전류가 안정화될 때까지 감소합니다. 이 효과를 발진이라고 하며, 신호의 발진은 신호의 상승 및 하강 에지에서 흔히 볼 수 있습니다.

(5) 전송선 효과

위에서 정의한 전송선 모델을 바탕으로 요약하면 전송선은 전체 회로 설계에 다음과 같은 효과를 가져옵니다. 반사 신호 지연 및 타이밍 오류 지연 증폭기, 타이밍 오류 다중 로직 레벨 임계값 교차 오류 거짓 스위칭 오버슈트 및 언더슈트 누화 유도 잡음(또는 누화) 전자기 방사 EMI 방사

5.1 반사 신호

트레이스가 올바르게 종료되지 않으면(터미널 일치) 구동 끝의 신호 펄스가 수신 끝에서 반사되어 의도하지 않은 효과가 발생하고 신호 프로필이 왜곡됩니다. 뒤틀림 변형이 매우 크면 다양한 오류가 발생하고 설계 실패의 원인이 될 수 있습니다. 동시에 잡음에 대한 왜곡된 신호의 민감도가 증가하여 설계 오류가 발생할 수도 있습니다. 위의 조건을 적절히 고려하지 않으면 EMI가 크게 증가하여 설계 결과에 영향을 미칠 뿐만 아니라 전체 시스템의 고장을 초래하게 됩니다.

반사된 신호의 주요 원인은 지나치게 긴 트레이스, 일치하지 않는 종단 전송 라인, 과도한 커패시턴스 또는 인덕턴스, 임피던스 불일치입니다.

5.2 지연 및 타이밍 오류

신호 지연 및 타이밍 오류는 다음과 같이 나타납니다. 신호가 로직 레벨의 높은 임계값과 낮은 임계값 사이에서 변경될 때 신호는 일정 기간 동안 점프하지 않습니다. 기간 . 과도한 신호 지연은 타이밍 오류와 장치 기능의 혼란을 초래할 수 있습니다.

수신자가 여러 명일 때 문제가 발생하는 경우가 많습니다. 회로 설계자는 설계의 정확성을 보장하기 위해 최악의 경우 시간 지연을 결정해야 합니다. 신호 지연 이유: 드라이버 과부하 및 너무 긴 추적.

5.3 다중 논리 레벨 임계값 교차 오류

전환 프로세스 중에 신호가 논리 레벨 임계값을 여러 번 교차하여 이러한 유형의 오류가 발생할 수 있습니다. 논리 레벨 임계값을 여러 번 교차하는 오류는 신호 발진의 특수한 형태입니다. 즉, 신호의 진동이 논리 레벨 임계값 근처에서 발생하면 논리 기능 장애가 발생합니다. 반사된 신호의 원인: 지나치게 긴 트레이스, 종단되지 않은 전송 라인, 과도한 커패시턴스 또는 인덕턴스, 임피던스 불일치.

5.4 오버슈트 및 언더슈트

오버슈트와 언더슈트는 두 가지 이유에서 발생합니다. 추적이 너무 길거나 신호가 너무 빠르게 변경됩니다. 대부분의 구성 요소는 수신단의 입력 보호 다이오드로 보호되지만 때로는 이러한 오버슈트 수준이 구성 요소의 공급 전압 범위를 훨씬 초과하여 구성 요소를 손상시킬 수 있습니다.

5.5 누화

누화는 신호가 신호선을 통과할 때 발생하며, PCB 기판의 인접한 신호선에 관련 신호가 유도됩니다.

신호선이 접지선에 가까울수록 선 간격이 커지고 크로스토크 신호가 작아집니다. 비동기 신호와 클록 신호는 혼선이 발생하기 쉽습니다. 따라서 누화를 제거하는 방법은 누화가 발생한 신호를 제거하거나 심각한 간섭을 받는 신호를 차폐하는 것이다.

5.6 전자기 복사

EMI(전자기 간섭)는 전자기 간섭으로 인해 발생하는 문제에는 과도한 전자기 복사 및 전자기 복사에 대한 민감도가 포함됩니다. EMI는 디지털 시스템의 전원을 켜고 실행할 때 전자파를 주변 환경에 방출하여 주변 환경에서 전자 장비의 정상적인 작동을 방해한다는 사실에서 나타납니다. 주된 이유는 회로 작동 주파수가 너무 높고 레이아웃과 배선이 불합리하기 때문입니다. 현재 EMI 시뮬레이션을 위한 소프트웨어 도구가 있지만 EMI 시뮬레이터는 가격이 비싸고 시뮬레이션 매개변수와 경계 조건을 설정하기가 어렵습니다. 이는 시뮬레이션 결과의 정확성과 실용성에 직접적인 영향을 미칩니다. 가장 일반적인 접근 방식은 설계의 모든 측면에서 EMI를 제어하기 위한 다양한 설계 규칙을 적용하여 설계의 각 측면에서 규칙 중심 및 제어를 달성하는 것입니다.

(6) 전송선로 영향을 방지하는 방법

위에서 언급한 전송선로 문제로 인한 영향을 고려하여 다음과 같이 이러한 영향을 제어하는 ​​방법에 대해 이야기하겠습니다. 상들.

6.1 주요 네트워크 케이블의 라우팅 길이를 엄격하게 제어하세요.

설계에 고속 전환 가장자리가 있는 경우 PCB에 대한 전송 라인 효과를 고려해야 합니다. 현재 일반적으로 사용되는 매우 높은 클럭 주파수를 갖는 고속 집적 회로 칩에는 이러한 문제가 있습니다. 이 문제를 해결하기 위한 몇 가지 기본 원칙이 있습니다. CMOS 또는 TTL 회로를 설계에 사용하는 경우 동작 주파수는 10MHz 미만이고 배선 길이는 7인치를 넘지 않아야 합니다. 50MHz의 작동 주파수에서 배선 길이는 1.5인치를 넘지 않아야 합니다. 작동 주파수가 75MHz에 도달하거나 초과하는 경우 배선 길이는 1인치 이내여야 합니다. GaAs 칩의 최대 배선 길이는 0.3인치입니다. 이 기준을 초과하면 전송선에 문제가 있는 것이다.

6.2 배선 토폴로지를 올바르게 계획하십시오.

전송선 효과를 해결하는 또 다른 방법은 올바른 배선 경로와 터미널 토폴로지를 선택하는 것입니다. 배선 토폴로지는 네트워크 케이블의 배선 순서와 배선 구조를 나타냅니다. 고속 로직 장치를 사용할 때 빠른 에지 변경이 있는 신호는 트레이스 분기 길이를 짧게 유지하지 않는 한 신호 트렁크의 분기 트레이스에 의해 왜곡됩니다. 일반적인 상황에서 PCB 배선은 데이지 체인 배선과 스타 분배라는 두 가지 기본 토폴로지를 채택합니다.

데이지 체인 배선의 경우 배선은 구동 측에서 시작하여 순차적으로 각 수신 측으로 이동합니다. 신호 특성을 변경하기 위해 직렬 저항기를 사용하는 경우 직렬 저항기를 드라이버 끝 부분에 가깝게 배치해야 합니다. 배선의 고차 고조파 간섭을 제어하는 ​​측면에서 데이지 체인 배선이 가장 적합합니다. 하지만 이 배선 방식은 라우팅 비율이 가장 낮고 100번을 통과하기도 쉽지 않습니다. 실제 설계에서는 데이지 체인 배선의 분기 길이를 최대한 짧게 만듭니다. 안전한 길이 값은 Stub Delay lt = Trt *0.1입니다.

예를 들어 분기 끝 길이는 높습니다. -속도 TTL 회로는 1.5인치 미만이어야 합니다. 이 토폴로지는 라우팅 공간을 덜 차지하며 단일 저항기 일치로 종료될 수 있습니다. 그러나 이러한 배선 구조는 서로 다른 신호 수신단에서 신호 수신을 비동기화합니다.

스타 토폴로지는 클록 신호 비동기화 문제를 효과적으로 피할 수 있지만 고밀도 PCB에서 배선을 수동으로 완료하는 것은 매우 어렵습니다. 자동 라우터를 사용하는 것이 스타 배선을 완료하는 가장 좋은 방법입니다. 각 분기에는 종단 저항이 필요합니다.

종단 저항의 저항은 연결의 특성 임피던스와 일치해야 합니다. 이는 수동으로 계산하거나 CAD 도구를 통해 특성 임피던스 값과 단자 매칭 저항 값을 계산할 수 있습니다.

위의 두 가지 예에서는 간단한 종단 저항을 사용했지만 실제로는 더 복잡한 매칭 단자를 사용할 수 있습니다. 첫 번째 옵션은 RC 매칭 단자입니다. RC 매칭 단자는 전력 소모를 줄일 수 있지만 신호 동작이 비교적 안정적인 경우에만 사용할 수 있습니다. 이 방법은 클록 라인 신호를 일치시키는 데 가장 적합합니다. 단점은 RC 매칭 단자의 커패시턴스가 신호의 모양과 전파 속도에 영향을 미칠 수 있다는 것입니다.

종단과 일치하는 직렬 저항기는 추가 전력을 소비하지 않지만 신호 전송 속도를 저하시킵니다. 이 방법은 시간 지연이 거의 영향을 미치지 않는 버스 드라이버 회로에 사용됩니다. 직렬 저항 매칭 종단은 보드의 구성 요소 수와 배선 밀도를 줄이는 이점도 있습니다.

마지막 방법은 일치하는 단자를 분리하는 것입니다. 이렇게 하면 일치하는 구성 요소를 수신 측 근처에 배치해야 합니다. 장점은 신호를 낮추지 않고 잡음을 아주 잘 피할 수 있다는 것입니다. 일반적으로 TTL 입력 신호(ACT, HCT, FAST)에 사용됩니다.

또한 단자 매칭 저항의 포장 유형과 설치 유형도 고려해야 합니다. 일반적으로 SMD 표면 실장 저항기는 스루홀 부품보다 인덕턴스가 낮으므로 SMD 패키지 부품이 첫 번째 선택이 됩니다. 일반 플러그인 저항기를 선택하는 경우 수직 및 수평의 두 가지 설치 방법을 사용할 수 있습니다.

수직 설치 방식에서는 저항기 설치 핀 하나가 매우 짧아 저항기와 회로 기판 사이의 열 저항이 줄어들 수 있어 저항기의 열이 저항기 내부로 방출되기 쉽습니다. 공기. 그러나 수직 설치가 길어지면 저항기의 인덕턴스가 증가합니다. 수평 설치는 낮은 설치로 인해 인덕턴스가 더 낮습니다. 그러나 과열된 저항기는 드리프트하고 최악의 경우 저항기가 개방 회로가 되어 PCB 트레이스 종단 매칭 실패를 유발하고 잠재적인 실패 요인이 됩니다.

6.3 전자기 간섭을 억제하는 방법

신호 무결성 문제를 올바르게 해결하면 PCB 보드의 전자기 호환성(EMC)이 향상됩니다. 가장 중요한 것 중 하나는 PCB 보드가 잘 접지되어 있는지 확인하는 것입니다. 하나의 신호 레이어와 하나의 접지 레이어를 사용하는 것은 복잡한 설계에 매우 효과적인 방법입니다. 또한, 회로 기판의 가장 바깥층의 신호 밀도를 최소화하는 것도 전자파 방출을 줄이는 좋은 방법입니다. 이 방법은 PCB를 설계하고 제조하는 "표면층" 기술인 "빌드업"을 사용하여 달성할 수 있습니다. 표면층은 일반 공정 PCB에 이러한 층을 관통하기 위한 얇은 절연층과 마이크로비아의 조합을 추가하여 달성됩니다. 저항과 커패시터는 표면층 아래에 ​​매설될 수 있으며 단위 면적당 트레이스 밀도는 거의 두 배가 됩니다. PCB 크기를 줄입니다. PCB 면적의 감소는 트레이스의 토폴로지에 큰 영향을 미치며, 이는 전류 루프와 분기 트레이스 길이의 감소를 의미하며 동시에 전자기 복사는 대략 전류 루프의 면적에 비례합니다. , 작은 부피 특징은 고밀도 배선을 의미하며, 이는 배선 길이를 줄여 전류 루프를 줄이고 전자기 호환성 특성을 향상시킵니다.

6.4 기타 적용 가능한 기술

집적회로 칩의 전원 전압의 순간적인 오버슈트를 줄이기 위해 집적회로 칩에 디커플링 커패시터를 추가해야 합니다. 이를 통해 전원 공급 장치에 대한 버의 영향을 효과적으로 제거하고 인쇄 기판의 전원 루프에서 발생하는 방사선을 줄일 수 있습니다.

디커플링 커패시터는 전원 플레인이 아닌 집적 회로의 전원 튜브 다리에 직접 연결될 때 글리치를 완화하는 데 가장 효과적입니다. 이것이 일부 장치 소켓에 디커플링 커패시터가 있고 일부 장치에서는 디커플링 커패시터와 장치 사이의 거리가 충분히 작아야 하는 이유입니다.

고속 및 고전력 소비 장치는 공급 전압의 일시적인 오버슈트를 줄이기 위해 가능한 한 많이 함께 배치해야 합니다.

전원 플레인이 없는 경우 긴 전원 연결은 신호와 반환 회로 사이에 루프를 형성하여 방사원이 되고 쉽게 유도되는 회로가 됩니다.

트레이스가 동일한 네트워크 케이블이나 다른 트레이스를 통과하지 않는 루프를 형성하는 상황을 개방 루프라고 합니다. 루프가 동일한 네트워크 케이블의 다른 트레이스를 통과하면 폐쇄 루프를 형성합니다. 안테나 효과는 두 경우 모두(와이어 안테나와 루프 안테나)에서 발생합니다. 안테나는 외부 세계에 EMI 방사를 생성하며 그 자체로 민감한 회로이기도 합니다.

루프 폐쇄는 생성되는 방사선이 폐쇄 루프 면적에 대략 비례하기 때문에 반드시 고려해야 하는 문제입니다.

결론

고속 회로 설계는 ZUKEN의 고속 회로 배선 알고리즘(Route Editor)과 EMC/EMI 분석 소프트웨어(INCASES, Hot-Stage)를 포함하는 매우 복잡한 설계 과정입니다. ) 문제를 분석하고 식별하는 데 사용됩니다. 이 기사에서 설명하는 방법은 이러한 고속 회로 설계 문제를 해결하기 위해 특별히 설계되었습니다. 또한, 고속 회로를 설계할 때 고려해야 할 요소는 여러 가지가 있으며, 이러한 요소가 서로 충돌하는 경우도 있습니다. 고속 장치를 서로 가깝게 배치하면 지연이 줄어들 수 있지만 누화 및 상당한 열 효과가 발생할 수 있습니다. 따라서 설계에서는 설계 요구 사항을 충족할 뿐만 아니라 설계 복잡성을 줄이기 위해 다양한 요소를 고려하고 포괄적인 절충을 고려하는 것이 필요합니다. 고속 PCB 설계 방법의 채택은 설계 프로세스의 제어 가능성을 구성합니다. 제어 가능한 것만이 안정적이고 성공할 수 있습니다.