MOS 보호 원리를 자세히 설명하려면 어떻게 해야 하나요?

금속 산화물 반도체 전계 효과 트랜지스터의 기본 작동 원리는 반도체 표면의 전계 효과에 의존하여 반도체의 전도성 채널이 작동하도록 유도하는 것입니다. 게이트 G 전압(VG)이 증가하면 p형 반도체 표면의 다수 캐리어와 정공이 점차 감소하여 소진되고, 전자는 점차적으로 반전형으로 축적된다. 표면이 반전에 도달하면 전자 축적층은 n+ 소스 영역 S와 n+ 드레인 영역 D 사이에 전도성 채널을 형성합니다. VDS≠0이면 소스 전극과 드레인 전극 사이에 큰 전류 IDS가 흐릅니다. 반도체 표면을 강한 반전 상태로 만드는 데 필요한 게이트-소스 전압을 문턱 전압(VT)이라고 합니다. VGS>VT가 다른 값을 취하면 반전층의 전도도가 변경되고 동일한 VDS에서 다른 IDS가 생성되어 소스-드레인 전류 IDS에서 게이트-소스 전압 VGS의 제어를 실현합니다.

N 채널을 예로 들면, 두 개의 고도핑 소스 확산 영역 N+와 드레인 확산 영역 N+가 있는 P형 실리콘 기판 위에 만들어지며 각각 소스 S와 드레인으로 연결됩니다. 아주 D. 소스와 기판은 내부적으로 연결되어 있으며 항상 동일한 전위를 유지합니다. 기호의 전면 방향은 외부에서 전기 방향으로, 이는 P형 물질(기판)에서 N형 채널을 의미합니다. 드레인이 전원 공급 장치의 양극 단자에 연결되고 소스가 전원 공급 장치의 음극 단자에 연결되고 VGS=0인 경우 채널 전류(즉, 드레인 전류) ID=0입니다. VGS가 양의 게이트 전압에 이끌려 점차 증가함에 따라 두 확산 영역 사이에 음으로 하전된 소수 캐리어가 유도되어 드레인에서 소스까지 N형 채널을 형성합니다. VGS가 턴온 전압 VTN( 일반적으로 약 +2V)에 도달하면 N 채널 튜브가 전도되기 시작하여 드레인 전류 ID가 형성됩니다. 국내 N채널 MOSFET의 대표적인 제품으로는 3DO1, 3DO2, 3DO4(위 모두 싱글 게이트 트랜지스터), 4DO1(더블 게이트 트랜지스터) 등이 있다. 핀 배열(아래에서 본 모습) MOS 전계 효과 튜브는 상대적으로 "시끄럽습니다". 이는 입력 저항이 매우 크고 게이트와 소스 사이의 커패시턴스가 매우 작기 때문입니다. 외부 전자기장이나 정전기 유도에 의해 쉽게 충전되며, 적은 양의 전하로도 매우 높은 전압을 형성할 수 있습니다. (U) 전극간 용량 =Q/C), 튜브가 손상됩니다. 따라서 공장에서 핀을 함께 꼬거나 금속 호일에 설치하여 G극과 S극을 동일한 전위로 만들어 정전기 축적을 방지합니다. 파이프를 사용하지 않을 때에는 모든 리드도 단락시켜야 합니다. 측정 시 각별히 주의해야 하며 적절한 정전기 방지 조치를 취해야 합니다. 검출 방법은 아래와 같습니다.